166MHz的SDRAM控制器，经过仿真和综合验证。该IP核是一种用于嵌入式系统的可定制化控制器，设计用于管理同步DRAM（SDRAM）芯片。具有灵活性，可实现高速数据传输，并且适用于不同类型的SDRAM。

Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001

使用verilog语言完成8位数据流的ECC生成表 使用verilog语言完成16位数据流的ECC生成表

ads803驱动

这是基于Altera 公司DE2开发板的所写的VGA显示代码，可以设置显示区域，和颜色，代码简单，移动，采用verilog语言

基于verilog编程实现的2048点FFT实现不使用IP核，

北京航空航天大学出版社出版的Verilog 数字系统设计（第二版）的课后题答案 重点 练习 课件

用verilog语言写的七段译码器的实验，尽管代码挺简洁的，但用处很大，对学习数字逻辑电路的同学很有帮助。

spi master or slave verilog rtl code,include simulation environment

1.设计制作一个自动售货机控制系统。 2.该系统能完成货物信息存储，进程控制，硬币处理，余额计算，显示等功能。 3 该系统可以管理四种货物，每种的数量和单价在初始化时输入，在存储器中存储。用户可以用硬币进行购物，按键进行选择。 4 系统根据用户输入的货币，判断钱币是否够，钱币足够则根据顾客的要求自动售货，钱币不够则给出提示并退出。 5 系统自动的计算出应找钱币余额、库存数量并显示。 数码管显示，默认显示四种商品库存；购买状态，左边第一位数码管显示商品编号、第二三位数码管显示商品的单价、第四位数码管显示商品的剩余库存、第五六位数码管显示找零的钱币，每个部分用数码管的dp点分隔开。正点原子开拓者V1工程，有单独的源程序文件和仿真文件