Verilog的135个经典设计实例,帮助学习verilog。
2023-06-15 11:09:34 111KB Verilog
1
阻塞和非阻塞语句作为verilog HDL语言的最大难点之一,一直困扰着FPGA设计者,即使是一个颇富经验的设计工程师,也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连,但是又有着本质的差别。理解不清或运用不当,都往往会导致设计工程达不到预期的效果,而其中的错误又很隐晦。
2023-06-15 08:56:36 100KB verilog HDL 阻塞 非阻塞
1
利用verilog实现的SHA1以及SHA2中的SHA256和SHA512
代码实现ddr3功能,并非控制器功能
2023-05-23 19:10:36 458KB fpga开发 ddr3
1
AD5541芯片的verilog驱动代码,也可以作为da驱动的verilog编程参考,希望大家喜欢,多多下载,有问题可以给我留言。
2023-05-23 09:20:56 9KB da verilog
1
verilog经典例程
2023-05-22 12:00:23 148KB verilog例程
1
精简的verilog入门学习PDF!短时间快速入门。
2023-05-22 11:59:17 5.04MB verilog
1
自己写的Verilog 用case语句计算频率,在20ns 完成sram的读写,整个工程,xilinx ise 编译测试通过,
2023-05-19 20:31:12 373KB Verilog sram 读写 xilinx
1
用TLC5602高速DA设计基于FPGA的DDS的代码
2023-05-19 15:42:17 1.04MB TLC5602 verilog
1
NCverilog 脚本实例
2023-05-17 17:20:57 630B NCverilog
1