Verilog以太网组件自述文件 有关更多信息和更新: : GitHub存储库: : 介绍 以太网相关组件的集合,用于千兆位,10G和25G数据包处理(8位和64位数据路径)。 包括用于处理以太网帧以及IP,UDP和ARP的模块,以及用于构建完整UDP / IP堆栈的组件。 包括用于千兆位和10G / 25G的MAC模块,一个10G / 25G PCS / PMA PHY模块以及一个10G / 25G组合MAC / PCS / PMA模块。 包括各种与PTP相关的组件,用于实施需要精确时间同步的系统。 还包括利用完整cocotb测试平台。 仅对于IP和ARP支持,请使用ip_complete(1G)或ip_complete_64(10G / 25G)。 要获得UDP,IP和ARP支持,请使用udp_complete(1G)或udp_complete_64(10G / 25G
2023-08-23 14:15:07 1.92MB Verilog
1
Verilog HDL教程,是初学者的好教材
2023-08-03 14:48:31 4.58MB Verilog HDL
1
台湾清华Verilog HDL教程,硬件描述语言介绍 Verilog,是初级入门的教材,提供的是网页版的,里面有一个index.html。
2023-08-03 14:44:35 1.33MB 硬件描述语言 Verilog
1
非常详细的讲解 非常容易学习 非常容易学习
2023-08-03 14:42:32 25.85MB Verilog
1
北大微电子学系 于敦山老师的verilog课件《数字集成电路设计入门--从HDL到版图》,详细讲解了HDL语言以及版图设计。
2023-07-26 15:53:43 1.48MB verilog;数字集成电路设计
1
课程内容1:介绍verilogHDL 2.candence verilog仿真 3.逻辑综合 4.设计约束 5.自动布线
2023-07-26 15:52:32 61.32MB verilog 课件
1
一本很好的verilog教材,深入浅出,是初学者必备的一本书,
2023-07-21 20:25:58 13.35MB verilog
1
欢迎下载,适合初学verilog,好的资料共同分享,共同学习,共同进步
2023-07-21 20:23:41 269KB verilog
1
1364-2005 - IEEE Standard for Verilog Hardware Description Language
2023-07-19 10:13:00 6.17MB IEEE Standard Verilog
1
第一版数字通信同步技术的MATLAB与FPGA实现AlteraVerilog版.rar
2023-07-16 18:23:22 120.57MB fpga
1