半导体晶圆缺陷检测是半导体制造过程中至关重要的环节，它能够帮助制造商及时发现晶圆表面存在的缺陷，并据此采取措施避免不合格品流入下一道工序。为了支持相关研究与开发，目前存在一个名为waferMap的半导体晶圆缺陷数据集，该数据集提供了13000张标注了各种缺陷的图片，用于目标检测模型的训练与测试。 waferMap数据集的图片格式为JPEG，且包含了对应标注信息的xml文件，适合于使用VOC（Visual Object Classes）格式进行处理。同时，为了兼容YOLO（You Only Look Once）这种流行的目标检测框架，该数据集也提供了YOLO格式的标注文件。具体来说，数据集包含了三个主要的文件夹，分别是存放图片的JPEGImages文件夹、存放标注信息的Annotations文件夹和存放类别信息的labels文件夹。 在标注文件的组织上，waferMap遵循矩形框的标注方式，每个缺陷都被标记为九种类别之一，分别包括Center（中心）、Donut（甜甜圈）、Edge-Loc（边缘位置）、Edge-Ring（边缘环）、Loc（局部）、Near-full（接近满）、None（无）、Random（随机）和Scratch（划痕）。每一种缺陷类别都有相应的框数，如Center缺陷有2147个矩形框，Donut缺陷有555个矩形框等等，这些矩形框用于指示图像中各个缺陷的位置和范围，以供目标检测模型学习识别。 数据集所包含的图片分辨率是清晰的，并且图片没有进行增强处理。由于图片清晰且标注准确，这为研究人员和工程师提供了一个高质量的数据源用于开发和验证他们的缺陷检测算法。此外，标签种类数为9类，这表明该数据集覆盖了晶圆上可能出现的多种不同类型的缺陷。 值得注意的是，尽管该数据集提供了丰富的缺陷标注和高质量的图片，但使用该数据集训练得到的模型或权重文件的精度如何，数据集本身并不提供任何保证。因此，研究人员在使用该数据集时应当注意这一点，并自行进行模型精度的评估和验证。 waferMap半导体晶圆缺陷数据集是半导体行业缺陷检测研究中一个宝贵的资源。它不仅包含了大量的标注图片，而且涵盖的缺陷类型全面，极大地便利了相关领域的研究工作。通过对这些图片和标注的学习和分析，研究人员可以训练出更高精度的缺陷检测模型，从而提高整个半导体制造过程的质量控制水平。

根据提供的文档信息，我们可以深入解析该产品的关键技术特点与规格参数。 ### 一、产品概述 文档标题中的“H27TDG8T2DW2 F1Y 128Gb MLC Toggle DDR Wafer Datasheet”明确指出这是一份关于SK hynix公司生产的128Gb Multi-Level Cell (MLC) NAND闪存晶圆的数据手册。该产品采用Toggle DDR接口技术，主要面向高性能及成本效益较高的应用领域，如高端移动设备、个人电脑以及数据存储解决方案等。 ### 二、关键特性 #### 1. 多级单元技术 (Multi-Level Cell) 该产品采用了多级单元技术，即每个存储单元可以保存2位数据（2bit/cell），相比单级单元（Single-Level Cell, SLC）可以存储更多数据，同时保持较高的存储密度。这种设计使得产品能够在提供更高容量的同时，保持较好的读写性能。 #### 2. NAND接口 - **Toggle DDR命令接口**：支持高速数据传输，能够显著提高读写速度。 - **x8总线宽度**：意味着每个操作周期内可传输8位数据，增强了数据吞吐能力。 - **DQ端口命令、地址和数据复用**：通过单一端口实现多种信号的传输，简化了电路设计并提高了效率。 #### 3. 供电电压 - 对于所有速度等级，主电源电压Vcc为2.7V~3.6V，而VccQ（用于内部逻辑电路）则为1.7V~1.95V； - 对于低于200Mbps的速率，VccQ的范围扩大至2.7V~3.6V。 #### 4. 组织结构 - **页面数**：每块含有388个页面； - **块数**：每个平面包含1362个块； - **平面数**：共有2个平面； - **单个块大小**：6.0625MB，由388个页面组成，每个页面大小为16,384字节加1,664字节的冗余区域； - **设备容量**：单个设备大小为2704+20个块，总容量达到128Gb。 #### 5. 操作时间 - **随机读取时间 (tR)**：典型值为60μs； - **页面编程时间 (tPROG)**：典型值为1000μs； - **块擦除时间 (tBERS)**：典型值为7ms，最大值为10ms。 #### 6. DQ性能 - **读取周期时间 (tRC)**：可选3.75ns或10ns； - **每针读取/写入吞吐量**：最高可达533Mbps。 #### 7. 单个芯片工作电流 - **页面读取 (ICC1)**：最大50mA； - **页面编程 (ICC2)**：最大50mA； - **DQ突发读取 (ICC4R)**：最大80mA； - **DQ突发编程 (ICC4W)**：最大80mA； - **空闲状态 (ICC5)**：最大5mA； - **待机模式 (ISB)**：最大100μA。 #### 8. 封装 该产品为晶圆形式，未进行封装，适用于定制化的封装需求。 ### 三、应用领域 由于其出色的性能表现和成本效益，F1Y 128Gb MLC NAND特别适合以下应用场景： - **高端移动设备**：智能手机、平板电脑等； - **个人电脑**：固态硬盘、内存条等； - **数据存储解决方案**：服务器、数据中心等。 ### 四、版本历史 该数据手册经过多次修订，版本号从0.0到0.2，修订日期分别为2017年5月31日、6月20日和7月11日，修订内容涉及垫片位置更新、垫片接触信息更新、零件编号描述更新以及关键特性更新（包括tPROG、tR、ISB等指标）。 通过以上分析，我们可以看到SK hynix F1Y 128Gb MLC NAND是一款具备高性能和高性价比的产品，在多个方面都展现出卓越的技术实力，是当今市场上极具竞争力的NAND闪存解决方案之一。

标题中的“Wafer surface defects dataset”是一个专门针对晶圆表面缺陷的数据集，这通常与半导体制造过程中的质量控制和缺陷检测密切相关。晶圆是制造集成电路（IC）的基础，其表面的任何缺陷都可能影响最终产品的性能和可靠性。在这个数据集中，我们可以预期包含了大量的图像，这些图像捕获了不同类型的缺陷，例如刮痕、颗粒等。 描述虽然简洁，但暗示了这个数据集的核心内容——它是由图像组成的，这些图像展示了晶圆表面的各种问题。这些图像可能是通过高分辨率显微镜或专门的检测设备拍摄的，用于训练机器学习模型或者进行人工分析，以识别和分类不同的缺陷类型。 标签“wafer defect scratch particle”进一步细化了数据集包含的主要缺陷类别。"wafer defect"泛指晶圆上的任何异常，而"scratch"和"particle"则具体指出了两种常见的缺陷类型。刮痕可能在晶圆处理过程中由于工具或环境因素产生，可能会影响电路的导电性。"particle"通常指的是在晶圆表面上的外来物质，如尘埃或污染物，它们可能会导致短路或其他制造问题。 在压缩包子文件的文件名称列表中，“Images”表明数据集主要由图像组成。这些图像可能按照一定的命名规则，比如包含缺陷类型、位置或其他相关信息，以方便数据分析和模型训练。每个图像可能代表一个单独的缺陷实例，或者是一组缺陷的集合，具体取决于数据集的设计。 利用这个数据集，研究者和工程师可以开发和优化算法来自动检测晶圆表面的缺陷，提高半导体制造的质量控制。这可能涉及到计算机视觉技术，包括图像预处理、特征提取、分类器设计以及深度学习模型的应用，如卷积神经网络（CNN）。同时，该数据集也可能用于评估现有检测方法的效率和准确性，推动半导体行业的技术创新。 "Wafer surface defects dataset"是一个专注于晶圆表面缺陷的图像数据集，涵盖了刮痕和颗粒两类常见缺陷。这个数据集对于改进和自动化半导体制造过程中的缺陷检测具有重要价值，也是相关领域的研究人员和工程师进行模型开发和验证的理想资源。

这是Flash的资料，里面有Pad的坐标和定义，对晶元的测试非常有帮助

介绍Wafer_level_package的几个技术要点

晶圆图模式分类 1.数据说明 WM-811K数据集 在实际制造中从46393个批次中收集了811457个晶圆图 172950个晶圆被领域专家标记。 9种缺陷模式类别（中心，甜甜圈，边缘环，边缘局部，局部，随机，近满，划痕） 删除了四个裸片少于100个的异常晶圆图（无图案类） 2.手动特征提取方法 1]特征提取 1）密度特征 晶圆图分为13个区域（4个边缘区域，9个中心区域） 每个区域的缺陷密度用作密度特征 13个提取的特征 2）几何特征 通过噪声过滤提取显着区域 基于最大面积的显着区域，提取六个几何特征周长，面积，短轴长度，长轴长度，坚固性和偏心率 6个提取的特征 3）features功能 通过radon变换创建根据一系列投影创建晶圆图的二维表示 应用三次插值以获得相同数量的行。 根据radon转换的结果和提取的行平均值得出20行 行标准差 每行 40个提取的特征 总共59个

GalaxyWaferMapEdit工具，支持直接查看tsk原始map文件，支持编辑单个die的分bin信息，批量修改分bin信息，修改完的map可直接被tsk probe调用，支持1024 bin，256site map。支持叠加map。批量导出summary报告；自定义pass bin，bin definition；查看site测试良率。 使用说明参考https://blog.csdn.net/SemiAisa/article/details/105472224

python库，解压后可用。 资源全名：wafer_map-1.1.1-py2-none-any.whl

To provide an overview for manufacturing systems students of the steps and processes required to make integrated circuits from blank silicon wafers.

用于半导体CP测试分析探针台产生的wafer map图，做correction时与基准map进行比较