在现代嵌入式系统和高性能计算领域，FPGA 的使用越来越广泛。而 FPGA 与主机系统之间的高速数据传输成为系统性能优化的关键。XDMA (Xilinx Direct Memory Access) 是 Xilinx 提供的一个高效的 DMA 引擎，旨在通过 PCIe 接口实现 FPGA 和主机系统之间的大数据量传输。本文将介绍如何在 Vivado 2019.2 环境中使用 XDMA Linux 驱动，实现 FPGA 和 Linux 主机系统之间的高速数据通信。 XDMA 概述 XDMA 是 Xilinx 为其 FPGA 提供的 DMA 引擎，支持通过 PCIe 接口进行高速数据传输。它包括硬件 IP 核和配套的软件驱动，使得开发者能够轻松实现高效的数据传输。XDMA 主要特点包括： 高吞吐量：支持 PCIe Gen3 和 Gen4，数据传输速率高达 16 GT/s。 低延迟：通过 DMA 直接访问系统内存，减少数据传输延迟。 多通道支持：支持多通道配置，适用于不同的应用需求。

1.领域：FPGA，verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench 2.内容：vivado2019.2平台使用verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP等 3.用处：用于verilog开发的OFDM调制解调系统,包括编译码,FFT,IFFT,CP.带testbench 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

1.领域：FPGA，HDMI视频传输接口 2.内容：在vivado2019.2平台中通过Verilog实现HDMI视频传输接口+操作视频 3.用处：用于HDMI视频传输接口编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

vivado2019.2中通过verilog实现基于FPGA的低通滤波器,并提供testbench测试文件+含代码操作演示视频 运行注意事项：使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。工程路径必须是英文，不能中文。

1.领域：FPGA，CNN卷积神经网络 2.内容：题目，vivado2019.2平台中通过verilog实现CNN卷积神经网络包括卷积层,最大化池化层以及ReLU激活层+操作视频 3.用处：用于CNN卷积神经网络算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

纯verilog开发，可以移植到ISE或者Quartusii等平台。 1.领域：FPGA，LSTM深度学习网络 2.内容：基于verilog开发的LSTM深度学习网络设计,vivado2019.2平台开发+代码操作视频 3.用处：用于LSTM编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

在vivado2019.2平台中通过verilog实现图像的FPGA读写功能 +提供代码操作视频 运行注意事项： 使用vivado2019.2或者更高版本测试，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

纯verilog实现CNN卷积网络,包括卷积层，池化层，全连接FC层,vivado2019.2开发，含testbench