VEEK-SOC-II实验开发系统提供了以 Intel System-on-Chip (SoC) FPGA 建立的强大的硬件设计平台，结合了最新的嵌入式双核 Cortex-A9 和业界领先的可编程逻辑，无缝接合诸如高速 DDR 内存、ADC 功能、以太网络等功能硬件，以满足终极设计的灵活性，使用者可以彻底的利用这个兼具高性能和低功率处理系统的可重构性的强大平台。
2023-12-04 22:51:24
16.55MB
1
本资料包含了Verilog HDL硬件描述语言从简单到复杂的设计流程，对于FPGA的总体设计也有较为深入的介绍。
2021-08-13 13:07:15
3.98MB
1
用veriog语言实现的UART串口，波特率9600，8数据位，1停止位，无校验。vivado2015.2 + basys3 FPGA开发板正常运行。板子不停向上位机循环发送12，34。上位机发送一字节数据可以控制板上8个小灯亮灭。
2019-12-21 20:32:44
3KB
1