解压密码为网名前四位小写，解压后加zip后缀再次解压 资源来自网络，侵删 第 一部分 CPU与RISC-V综述 第 1章 一文读懂CPU之三生三世 2 1.1　眼看他起高楼，眼看他宴宾客，眼看他楼塌了——CPU众生相 3 1.3　人生已是如此艰难，你又何必拆穿——CPU从业者的无奈 17 1.4　无敌是多么寂寞——ARM统治着的世界 18 1.4.1 独乐乐与众乐乐——ARM公司的盈利模式 18 1.4.2 小个子有大力量——无处不在的Cortex-M系列 21 1.4.3 移动王者——Cortex-A系列在手持设备领域的巨大成功 23 1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25 1.5　东边日出西边雨，道是无晴却有晴——RISC-V登场 25 1.6　原来你是这样的“薯片”——ARM的免费计划 28 1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25 1.5　东边日出西边雨，道是无晴却有晴——RISC-V登场 25 1.6　原来你是这样的“薯片”——ARM的免费计划 28 1.4.4 进击的巨人——ARM进军PC与服务器领域的雄心 25 1.5　

手把手教你设计CPU——RISC-V处理器篇,高清版

理论与实战密切结合没有不能逾越的鸿沟。 深刻简洁的计算机理论和方法能让你攀登最高峰。 不亲自设计 CPU 的人很难理解计算机的真谛。 基础上不能与人并驾齐驱，永远不要谈超越别人

湖南大学信息院数字电路与逻辑设计实验

基于VHDL的CPU设计实现源码,一个简单的CPU设计与实现，CPU具有能完成一些简单的指令功能，如汇编语言中的MOV,ADD,SUB,OUT和HLT指令功能。

计算机组成原理的课程设计，基于Logisim，本来让用VHDL，我太懒懒得学，直接连接电路还真好用，注意注意位宽就好，实在没法下载我的去网上找教程，一大堆呢。。。。。。

risc-v指令集

1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。

文件为本人原创设计，欢迎共同学习分享。logisim平台下实现的单周期处理器，能够完美实现基本指令操作，内含7段数码管设计，操作方便直观。 1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。 a)addu，subu可以不支持实现溢出。 2.处理器为单周期设计。

1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术，流水级数为5级，分别是：取指、译码、执行、访存、写回。 3、 输入要求：模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求：模拟器用txt文件记录每一个周期CPU主要寄存器的值，总线数值，程序执行完毕后，用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。