文件为本人原创设计,欢迎共同学习分享。logisim平台下实现的单周期处理器,能够完美实现基本指令操作,内含7段数码管设计,操作方便直观。 1.处理器应支持的指令集MIPS-Lite:addu,subu,ori,lw,sw,beq,lui,j。 a)addu,subu可以不支持实现溢出。 2.处理器为单周期设计。
2021-05-22 16:20:57 335KB 原创logisim单周期处理器设
1
1、 将指令存储器和数据存储器分开,指令存储器的地址总线和数据总线宽度均为16位,数据存储器的地址总线宽度为16位,数据总线宽度为8位。 2、 CPU使用流水线技术,流水级数为5级,分别是:取指、译码、执行、访存、写回。 3、 输入要求:模拟器从文件test.data读入汇编执行,先将汇编编译成二进制。 4、 输出要求:模拟器用txt文件记录每一个周期CPU主要寄存器的值,总线数值,程序执行完毕后,用txt文件记录数据存储器的内容。记录数据时要注意对齐。同时界面显示。
2021-05-12 20:38:38 417KB 计算机原理课设 CPU模拟 设计cpu
1
三篇关于设计简单CPU的论文,下到就是赚到
2021-04-12 18:01:06 1.64MB CPU 数字电路设计 论文 CPU设计
1
由KingDuan设计的一个简单的CPU模型,阐述CPU设计过程中的一些原理和经验。 参考文档:https://www.cnblogs.com/kingduan/p/4054484.html
2021-04-02 17:00:30 1.27MB LogiSim CPU
1
用vhdl语言实现的完整的CPU程序以及器件框图连线。仿真波形完全正确。可以自己在RAM中写程序,并且可以观察仿真波形验证程序是否正确。
2021-03-29 17:12:15 1.35MB CPU,VHDL,COA
1
简化的RISC CPU设计代码,是代码齐全并且模块好..
2021-02-26 14:00:01 5.47MB fpga设计cpu RISC CPU
1
本资源是数字逻辑课程的实验设计,内容为模型机cup简易操作系统的设计,cpu3对应版本3,在平台quartus上运行,相较于其他两个版本解决了RAM不稳定的问题,不包含有害信息请放心下载。
2020-12-01 16:45:38 985KB 模型机CPU设计
1
使用Verilog设计CPU 学习怎么设计CPU哦!!!!!!!!!!!!
2020-01-03 11:17:32 544KB Verilog CPU
1
雷思磊著二书合本 自己动手写CPU+光盘+步步惊“芯”-软核处理器内部设计分析。两PDF各500多页,带一程序光盘,保证没问题,仅供学习!
2019-12-21 20:13:32 176.99MB verilog 设计CPU 雷思磊
1