这份工程是以de2115为开发平台开发的千兆以太网通信例程,采用的是三速以太网ip核,rgmii接口
2021-05-29 19:26:18 80.94MB 千兆以太网 fpga 三速以太网 rgmii
1
基于KSZ9896C作为PHY芯片的网络调试问题,Port6通过RGMII模式连接控制芯片的网络接口,KSZ9896C通过配置接口配置为1000Mbps、全双工模式,通过I2C接口配置。个人在ARM芯片+linux系统上亲测可用。
2021-05-29 09:05:54 406KB KSZ9896C PHY芯片 RGMII 网络驱动
Rockchip_Developer_Guide_Linux_GMAC_RGMII_Delayline_CN.pdf
2021-04-13 22:00:46 828KB gmac
1
rgmii发送接口设计,Vivado仿真工程
2021-04-02 09:10:47 133KB Vivado VerilogHDL FPGA rgmii发送
rgmii接收接口设计,Vivado仿真工程
2021-04-02 09:10:46 125KB Vivado VerilogHDL FPGA rgmii接收
88E1510_88E1518详细设计资料,包括datasheet,原理图和PCB源文件
2021-03-24 20:05:18 1.68MB 88E1510 88E1518 RGMII PHY
1
RGMII 1000M 以太网PHY芯片 全新产品,值得选用!台湾联杰 DAVICOM
2021-03-11 20:02:30 3.6MB RGMII;phy 1000M 千兆PHY芯片
1
ebaz4205以太网裸机lwip echo以太网速度自适应原理。使用gmii_to_rgmii这个IP核时,lwip实验会自动调整时钟来配合phy的自协商速度。我自己写的文档,分享一下自适应原理。
2021-03-01 20:01:10 151KB ebaz4205 gmii_to_rgmii lwip以太网
1
RGMII2.0标准,开发千兆以太网必备,里面时序接口值得细细品味。
2020-01-14 03:05:47 458KB RGMII
1
基于RGMII的以太网MAC的FPGA实现代码,整个工程采用Verilog HDL实现,包括测试用例以及功能验证TestBench
2019-12-21 22:09:44 22.85MB RGMII 以太网 MAC FPGA
1