verilog编写的MIPS五级流水线，实现四十余条指令，使用512B的一级数据cache（高速缓存）。附带测试程序与说明文档。
2019-12-21 21:38:24
361KB
1
五级流水线MIPS指令集cpu设计，verilog语言，通过modelsim与ISE并下载FPGA验证（计算机组成原理）
2019-12-21 21:38:09
9.01MB
1
计算机组成原理课程实验：一个MIPS五级流水线CPU
内含全部源代码和实验文档，verilog实现，开发平台为ISE
2019-12-21 21:38:08
369KB
1
计算机组成原理实验作业，利用modelsim实现CPU流水线工作流程的模拟工作，能够支持加载指令、分支指令、跳转指令的冒险处理，希望给初学者带来一定的帮助。
2019-12-21 21:32:26
18.2MB
1
利用jenkins，gitlab，构建自动化的代码发布流水线，并自动部署到k8s集群中。
2019-12-21 21:29:49
1.7MB
1
简单的流水线CPU，报告原始设计图，VerilogHDL语言的代码，已经Quartus工程项目
设计文档等等
2019-12-21 21:28:58
27.58MB
1
流水线CPU 包括转发暂停等功能，支持mips除eret ，mtc0，mfc0外所有指令(包括乘除运算，读写hi lo，取字节等等）乘除分别需要5，10个周期，代码能通过测试。
2019-12-21 21:01:42
2.15MB
1
简单的CPU设计，采用QuartusⅡ软件实现。压缩包中有每个元件的设计，也有最终的CPU（压缩包中名为middle）
2019-12-21 20:59:51
1.76MB
1