1,实现双口RAM,完全掌握调用IP核的流程; 2,深入了解RAM,模拟1450字节数据,然后写入RAM,完成测试; 3,完成RAM读写测试,数据“顺序”输出。
2019-12-21 20:33:51 7.74MB FPGA RAM Verilog
1
一个带有miniSys指令集的CPU核与若干接口部件的SOC芯片,项目开发主要使用的是QUARTUS软件和verilog语言。
2019-12-21 20:07:02 5KB CPU verilog,quartus
1
实现了ECC点乘,二进制伽罗瓦域,顶层点乘算法模块使用了一篇论文中介绍的高速点乘运算
2019-12-21 19:23:32 13KB verilog,
1
基于verilog的oc8051IP核 用于FPGA学习和开发
2019-12-21 18:51:30 822KB oc8051IP核,verilog,单片机
1
写的非常不错的入门级教程,详细的实例,可以很快入门!推荐推荐!
2011-03-17 00:00:00 17.81MB verilog,fpga,黑金
1