采用MIPs32指令格式，利用vivado软件进行CPU设计。实现功能如下： 1.设计的流水线 CPU 能够执行 20 条整数指令，如sw,lw,beq,jal等。每条指令的编码长度均为 32 位。 2.采用 5 级流水线技术，具有数据前推机制。 3.具有解决控制冒险，数据冒险等问题的能力，能够插入气泡暂停等。 4.具有缩短分支的延迟等方案。 详细分析过程及代码分析参见：https://blog.csdn.net/qq_45288566/article/details/103657295

计算机组成 简单流水线cpu的设计 1.解决数据冒险和结构冒险 2.实现周期结束后各阶段的锁存 3.实现内部前推

MIPS五级流水线CPU,带实验报告，详细介绍了如何解决冒险，以及仿真的结果，其中实验报告部分详尽的介绍了解决各类冒险的方法，搭配实验报告可以很好的理解代码

X​i​l​i​n​x​_​S​p​a​r​t​a​n​-​3​实​现​3​1​条​M​I​P​S​指​令​流​水​线​C​P​U​代​码​采​用​V​e​r​i​l​o​g​H​D​L​语​言​编​写​,​包​括​U​C​F​文​件​,​如​有​问​题​请​发​正​确​代​码​到​z​j​u​w​h​@​s​i​n​a​.​c​n​,​谢​谢

用verilog实现的基于流水线的128位加法器。

程序用verilog语言编写了一个具有流水线结构的加法树乘法器。

计算机科学与技术算法实验。问题描述 已知 作业个数n=10 各个作业第一道工序所须时间ai(I=1,2……,n) 各个作业第二道工序所须时间bi(I=1,2……,n) 作业序号: 1 2 3 4 5 6 7 8 9 10 a; 25 30 35 40 45 50 55 60 65 70 b; 21 31 41 51 61 39 49 59 69 79 规定: (1)任一个作业必须先做完第一道工序才能做第二道工序 (2) 任一个作业的任一道工序必须连续做完,才能中断而让别的作业做完.

C#版本的非线性流水线调度算法，直接代开文件夹中的bin目录下的debug中的exe可以运行。

这是一个使用MIPS指令集的DLX流水线模拟器，实现了重定向及汽泡功能，采用的是假设分支失败的分支控制技术，功能强大。

FPGA重要设计思想及工程应用之复杂流水线设计.pdf