RISC-V作为一种开源精简指令集架构，自发布以来便得到了大量关注。设计了一种三级流水线的RISC-V处理器。其中，采用静态预测BTFN技术处理流水线执行中的分支情况，采用前向旁路传播技术解决数据冒险问题，同时，采用资源共享的办法，复用寄存器堆、加法器、选择器等模块，使设计面积得到一定的优化。在VCS和Verdi等EDA工具中，使用RV32I整数运算指令集对处理器进行了仿真测试，结果表明，所设计的处理器功能正确，达到预定目标。
2021-09-03 22:33:22
68KB
1
数字校准是高性能流水线ADC设计中的关键技术之一。文章提出了一种基于LMS算法，自动迭代一阶三阶误差系数的后台数字校准技术。该校准技术能够有效地减小电容失配、运放有限增益等非线性因素对系统的影响，提高系统的线性度。使用Simulink对所搭建的16位流水线ADC进行仿真，当采样频率为100MHz，输入信号频率为45MHz时，通过校准，流水线ADC 的有效位数ENOB从9.6位提升至15.7位，信噪比SNR由67.5dB提升至97.6dB，无杂散动态范围SFDR由64.9dB提升至110.8dB。
2021-09-01 14:04:06
701KB
1