本程序使用VHDL硬件描述语言写的关于按键消抖的源代码,非常简单
2021-06-04 10:55:12 2KB VHDL 按键消抖
1
本程序是采用vhdl语言进行编写的程序,描述了RAM的实现过程。
2021-06-01 16:46:47 165KB ram
1
基于VHDL语言的数字钟设计的EDA实验报告 采用的是顶层文件设计理念 共分为5个模块:分频模块 计时模块 选择模块 控制模块 动态扫描模块
2021-05-30 16:39:43 128KB VHDL 数字钟设计 EDA实验报告
1
分为四个模块分别是分频器、计数置数器、扫描显示电路、转换电路 在max+plusII中进行编译即可
2021-05-23 22:33:40 2KB vhdl 数字
1
基于VHDL的RC6加解密系统的实现,源码测试没有问题
2021-05-21 19:50:38 4.37MB VHDL RC6
1
基于VHDL组合逻辑电路设计/基于VHDL的多路选择器设计/基于VHDL时序逻辑电路设计/数码管扫描显示电路设计/8位加法器设计/正弦信号发生器设计/数字频率计的设计/ 秒表电路的设计
2021-05-15 22:55:52 420KB FPGA VHDL 数字系统设计 8位频率计
1
自己进行了新的思路设计,利用状态机实现。因为第一次自己动手写,所以写得相对幼稚(现在看来),但是实现了i2c主功能,相对比较易懂。 在XILINX的FPGA上实现,且用周立功逻辑分析仪中I2C插件进行了验证。包括BYTE写、页读写等。
2021-05-15 20:09:30 17KB VHDL I2C i2c
1
基于VHDL的时钟、正弦波和方波实验报告
2021-05-14 18:04:06 919KB VHDL
1
能产生任意波形基于VHDL语 能产生任意波形基于VHDL语言
2021-05-13 21:52:50 591KB 能产生任意波形基于VHDL语言
1
基于VHDL语言编写的直接式数字频率计,简单直接,适于初学者学习使用。
2021-05-11 21:24:43 147KB VHDL 频率计
1