基于VHDL的简单CPU的设计与实现，
基于VHDL的简单CPU的设计与实现，
基于VHDL的简单CPU的设计与实现，
基于VHDL的简单CPU的设计与实现，
基于VHDL的简单CPU的设计与实现，
基于VHDL的简单CPU的设计与实现，
基于VHDL的简单CPU的设计与实现，基于VHDL的简单CPU的设计与实现
2021-06-27 17:05:08
791KB
1
此代码采用VHDL语言在ISE软件上实现了数字跑表的功能，内部包含分频模块，级联计数模块，使能模块和七段译码模块等等。
2021-06-26 22:14:49
1.99MB
1
本文在QuartusⅡ开发环境下，用VHDL语言设计了一种可用于控制16路彩灯，具有4种彩灯变换模式，且变换速度可调的彩灯控制器。
2021-06-24 14:50:08
483KB
1
基于VHDL语言，用Top_Down的思想进行设计的
具有时，分，秒计数显示功能，以24小时为计数循环；能实现清零，调节小时，分钟以及整点报时的功能。
2021-06-24 14:49:46
237KB
1
基于VHDL语言求最大公约数的GCD算法ISE软件实现，用spanten 3E的fpga开发板实现
2021-06-21 13:31:31
239KB
1
本资源为基于VHDL的CORDIC算法，可以输出sin和cos的信号波形。迭代深度为28位，数据宽度为28位，可满足锁相环和信号发生器的应用。通过modelism仿真验证和实际DA输出验证。
2021-06-21 11:44:56
56.56MB
1