内容概要：本文记录了一位工程师调试Alinx公司软件无线电射频Zynq UltraScale+RFSoC FPGA开发板的经历。文章详细描述了从尝试原厂提供的demo工程开始，到解决DAC输出频率与设置不匹配问题的全过程。调试过程中，作者通过ILA抓取信号、频谱仪检测DAC输出频率、信号源输入验证ADC采集信号频谱、检查RF Data Converter配置、分析Vitis代码以及最终确认AXI总线时钟频率等一系列步骤，逐步排查并解决了问题。最终发现，问题根源在于Vitis代码中对ADC抽取和DAC插入值的配置未考虑到Sample per AXI4-Stream Cycle的因素。通过对代码进行修正，成功实现了预期的频率输出和信号采集效果。; 适合人群：具有一定硬件调试经验的FPGA开发工程师或射频工程师，尤其是对RFSoC芯片有一定了解的技术人员。; 使用场景及目标：①帮助读者理解RFSoC芯片的调试流程和常见问题；②提供详细的故障排查思路和方法，特别是针对DAC和ADC频率设置不匹配的问题；③指导读者如何正确配置Vitis代码以确保RF Data Converter的正常工作。; 阅读建议：本文提供了丰富的实战经验和具体的调试步骤，建议读者在遇到类似问题时参考本文的排查思路，并结合自己的项目环境进行实践。同时，对于文中提到的技术细节，如ILA信号抓取、频谱仪检测等，读者可以深入研究相关工具的使用方法，以便更好地应用于实际工作中。

SOC（System on Chip）开发设计是一项复杂而精细的工作，涵盖了从概念设计到最终产品的全过程。在 SOC 开发设计中，流片（FAB Process）是关键环节，涉及到多个步骤和工艺流程，对于确保芯片性能、功耗和成本具有决定性影响。下面将详细解释 SOC 开发设计与流片工艺的主要过程。 1. **需求分析**：SOC 开发的起点通常是明确项目需求，包括功能定义、性能指标、功耗限制和市场定位。这一阶段需要与应用领域专家紧密合作，确保设计满足目标应用的需求。 2. **体系结构设计**：根据需求分析结果，设计师会定义 SOC 的体系结构，包括处理器核的选择、外设接口、存储器组织、总线结构等。这一阶段通常采用高级语言或硬件描述语言（如 Verilog 或 VHDL）进行抽象设计。 3. **逻辑综合**：在完成RTL（寄存器传输级）设计后，逻辑综合工具将代码转换为门级网表，这个过程会考虑时序优化、面积优化和功耗控制。 4. **布局与布线**：门级网表经过布局布线工具，确定每个逻辑单元在硅片上的具体位置，并连接它们。布局影响芯片的性能和功耗，布线则影响信号完整性和电源完整性。 5. **物理验证**：通过静态时序分析、信号完整性和电源完整性检查，确保设计在实际制造后的性能符合预期。这一步骤至关重要，可以避免流片后出现不可逆的错误。 6. **流片准备**：在设计验证无误后，将生成的GDSII（图形数据系统二）文件提交给晶圆厂，准备流片。此阶段还需提供工艺参数、版图规则等信息，以便晶圆厂进行制造。 7. **制造工艺**：流片过程涉及多层薄膜沉积、光刻、蚀刻、离子注入等步骤，每一步都直接影响到芯片的性能和质量。例如，多层金属互连用于连接各个电路，而蚀刻和离子注入则用于形成晶体管。 8. **封装测试**：流片完成后，裸片需进行切割、封装，然后进行功能和性能测试。封装技术有多种，如球栅阵列（BGA）、引脚网格阵列（PGA）等，以适应不同的应用场景。 9. **系统验证**：在封装测试通过后，SOC 进入系统级验证，确认其在实际系统中的工作性能，包括兼容性、稳定性、功耗等。 10. **批量生产**：当一切验证都符合标准，SOC 设计就可以进入大规模生产阶段，为市场提供产品。 SOC 开发设计和流片工艺流程涉及的技术广泛且深入，需要跨学科的专业知识和团队协作。每一个环节都需要精细的规划和执行，才能确保 SOC 芯片的成功开发。在整个过程中，优化设计以满足性能、功耗和成本目标，同时保证设计的可靠性，是 SOC 开发的核心挑战。

黑金ALINX Zynq UltraScale+ MPSoC开发平台ACU19EG核心板原理图 本资源是关于黑金ALINX Zynq UltraScale+ MPSoC开发平台ACU19EG核心板的原理图，用于描述该板的设计和实现。 知识点1：XILINX FPGA * XILINX FPGA是是一种高性能的现场可编程门阵列（Field-Programmable Gate Array，FPGA），广泛应用于高性能计算、数据中心、人工智能、5G网络等领域。 * FPGA的特点是可以根据需要编程和重新编程，具有高度的灵活性和可扩展性。 知识点2：Zynq UltraScale+ MPSoC * Zynq UltraScale+ MPSoC是XILINX公司推出的一个高性能的系统芯片（System-on-Chip，SoC），集成了ARM Cortex-A53处理器、FPGA逻辑单元和其他外设。 * Zynq UltraScale+ MPSoC具有高性能、低功耗和高灵活性的特点，广泛应用于航空航天、国防、汽车电子、工业控制等领域。 知识点3：ACU19EG核心板 * ACU19EG核心板是一个基于Zynq UltraScale+ MPSoC的开发平台，提供了丰富的接口和外设，包括Quad-SPI、SD/MMC、eMMC、USB、JTAG等。 * ACU19EG核心板的原理图展示了板子的设计和实现细节，包括电路设计、组件选择和布局等方面。 知识点4：设计要点 * 在设计ACU19EG核心板时，需要考虑到电路设计、组件选择、热设计、信号完整性等多个方面。 * 设计者需要根据具体的应用场景和需求选择合适的组件和设计方案，以确保板子的可靠性和性能。 知识点5：应用场景 * 黑金ALINX Zynq UltraScale+ MPSoC开发平台ACU19EG核心板可以应用于多种领域，包括航空航天、国防、汽车电子、工业控制等。 * 该板子的高性能、低功耗和高灵活性特点使其广泛应用于需要高性能计算和数据处理的场景。

1、计时功能：包括对时间和日期的计时(秒、分、时、日、月、年)。 2、校时功能：能用按键方便地设置各时间单位计数初值(秒、分、时、日、月、年)，当选择了某对象后，所对应的数码管闪烁点亮，以表示要对该对象初值进行设置。 3、清零功能：能用按键将时间清为0点0分0秒，或将日期清为00年01月01，或将闹钟定时设置清为0时0分0秒。 4、定时提醒(闹钟)功能：能在设定的时间，即灯持续亮，若按住任意一个按键,便可使灯灭。 5、整点报时功能：每逢正时，LED灯会亮5秒。 6、显示功能：同时采用6个数码管扫描显示时间、闹钟定时或倒计时的值。使用一个能进显示模式切换的按键，当按动不同的次数时，分别选择显示时间、闹钟定时时以及倒计时。 7、倒计时功能（具有启动/停止计算功能和按键清零功能，最大可计到（23时59分59秒）。

上传的资料包括树莓派4B开发板的原理图、机械图和处理器SoC开发手册。原理图展示了开发板各个电路模块的连接关系，包括处理器、存储器、接口、传感器等。机械图则展示了开发板的物理结构和外部接口，方便用户进行外壳设计和外部连接。处理器SoC开发手册提供了对树莓派4B使用的处理器芯片的详细介绍，包括硬件特性、寄存器配置、引脚定义等。适合学生、教育机构、嵌入式系统开发者、物联网项目工程师以及个人DIY爱好者借鉴使用。

terasic(友晶)的开发板DE1-SOC的基础技术手册，非常适合入门，共享给大家

DE1-SOC开发版的使用目录,有相关的I/O以及系列说明，适合初学者做简易实验

DE1-SOC开发版的内部电路图结构，有利于初学者观察内部电路，熟悉资源

本书是使用Zynq MPSoC的开发人员的实用指南，同样也是希望熟悉器件及其相关设计方法的技术人员的有效参考。 Zynq MPSoC（多处理器片上系统）是Xilinx公司推出的第二代SoC系列产品，集成了复杂的处理系统，包括ARM Cortex-A53应用程序处理器和ARM Cortex-R5实时处理器，以及FPGA可编程逻辑。 来自苏格兰斯特拉斯克莱德大学（University of Strathclyde）的Louise Crockett团队基于这一平台的软件和硬件结构，撰写了Exploring Zynq MPSoC: With PYNQ and Machine Learning Applications，综合且全面地介绍了软件堆栈、多处理器处理系统以及可编程硬件阵列等问题。 程序员可以学会如何使用简单的软件界面和框架来快速实现他们的机器学习算法，系统设计师可以利用它来获取系统的最高性能。 内容导读 器件的架构 与Zynq7000相比，Zynq MPSoC 进一步整合了处理器系统中可选择的处理器数量和性能，最多可配备四个ARM Cortex-A53处理器内核和两个ARM Cortex-R5实时处理器内核。此外，该架构进一步拓展了可编程逻辑门阵列中的DSP切片和分布式存储器的规模。在开发当今新兴的AI应用程序时，全新的MPSoC架构将实现繁琐的算术计算和数据移动的过程变得十分轻松有趣。 设计工具和方法 SoC系统将包括硬件设计和软件设计两个方面。硬件设计会映射到SoC设备上的FPGA逻辑资源，而软件则运行在一个或多个系统内部署的处理器上。在此设计流程中，硬件和软件开发可以在很大程度上独立进行，然后整合。工程师使用他们选择的工具生成硬件系统的元素，并使用Xilinx Vivado开发环境实现系统集成和实现目标设备。软件开发人员可以使用Xilinx软件开发工具包（SDK）进行开发。这是传统的软硬件协同设计方法。 Xilinx的SDx开发环境则是一种更高级的开发方式。在Xilinx SDx工具中可以完全使用软件代码对整个系统进行描述，然后对各种计算进行资源分配（在用户指导下）。这使得面向软件的软硬件协同设计已经发生了相当大的转变。本书的第4章中更详细地讨论了关于SDx设计方法。 更先进的应用实现 本书还讨论了Zynq上许多应用程序的实现，包括FINN-R开源框架的有效性神经网络的实现、基于Python的Zynq设备框架和机器学习应用程序。我们可以预见到一些基于Zynq的更为优秀的产品，包括高级驾驶员辅助系统（ADAS），计算机视觉，“大数据”分析等。

基于Xilinx公司的ZYNQ7000 AP SoC，介绍了其体系结构与开发思想，并使用多个实例讲述了其开发方法与流程。全书共9章。书中讲述了ZYNQ7000 AP SoC家族的特点、体系与结构以及软件开发的独特之处； 以Vivado开发套件为基础，讲述了ZYNQ7000 AP SoC的软硬件开发流程； 为了方便使用ISE/PlanAhead软件的读者入手，还简要描述了使用它们开发ZYNQ7000 AP SoC嵌入式软件的方法，但本书仍以Vivado套件为主要工具进行开发讲解； 给出了常用外设的使用示例，包括MIO/EMIO接口、通用I/O、中断控制器、定时器系统等，还给出了XADC模块的使用示例； 围绕Vivado以IP为中心的设计思想，用实例讲解了如何设计用户自定义IP核； 使用System Generator for DSP在Matlab/Simulink环境下建模，介绍了基于模型的DSP算法设计，并通过多个实例讲解了其设计思想和设计流程； 使用Vivado HLS软件，通过多个实例讲述了高层次综合的设计思想和设计流程