基于DSP的系统设计中，由于部分DSP内部无非易失性存储器，为了保证该系统设计掉电时程序不丢失，因此必须外部扩展ROM或Flash用于存储数据。以TMS320C6713型浮点DSP和AM29LV800B型Flash存储器为例，阐述了上电自举的硬件设计，JTAG程序加载，上电自举过程，Flash的擦除及烧写，链接命令文件和编写，并详细说明各部分相互联系及作用。

为了实现在轨卫星的数据的高效存储，本文设计了一种基于FPGA的NAND FLASH控制器。该控制器适配常用的异步NAND FLASH，支持对多片NAND FLASH阵列控制；支持NAND FLASH操作超时异常检测；支持对FLASH的复位、读数据、写数据、块擦除、读ID等常用功能。选用ARM公司提出的AHB总线这一高效的现场片上互连总线，设计AHB接口模块，将底层的FPGA挂接到AHB总线上。通过Cortex-M3内核向底层FPGA发送相关命令及数据，实现CPU+FPGA架构。经过仿真及上板调试，该设计性能稳定，功耗降低，达到了星上数据存储速率毫秒级的要求。

整理了几个常用的J-Flash版本，方便各个版本的j-link使用

Xilinx 7系列FPGA是Xilinx公司最新推出的一个芯片系列，Kintex7是该系列芯片中的一种，拥有大量的可编程资源。FPGA的多重加载可以解决可编程资源不足的难题。FPGA多重加载是将设计的多个模式的比特文件存储到Flash，用户可以根据需要选择加载不同模式的比特文件。FPGA的多重加载解决了可编程资源不足的问题，提高了FPGA可编程资源的利用率。

针对当前在一些特殊的环境中无法通过USB-JTAG完成对FPGA固件的更新，文中提出了一种基于SPI FLASH的固件更新方案。在硬件设计中，采用以太网作为固件数据的传输接口，采用FPGA作为主控制器。在逻辑设计中，采用SPI协议完成对flash设备的识别、擦除、写入。同时采用flash分区存储的方式，通过ICAP逻辑控制实现了动态全局重构和fallback重配置。经验证，该方案实现固件更新更便捷，大大提高了FPGA资源的利用率，降低了设计成本，且在更新过程中出现掉电的问题，不影响设备的使用。

针对NAND Flash存储器由于其工艺结构的局限性而导致数据在存储过程中小概率的位翻转问题，基于Microsemi公司的Smartfusion2系列的FPGA设计并实现了基于汉明码的ECC校验方案。结合NAND Flash的结构特点和数据存储方式，将ECC校验方案分为ECC编码模块和错误检测与纠正模块。根据写入与读出NAND Flash的数据两次生成ECC，两组ECC经过一定的运算，可判断、定位并纠正错误。该校验算法通过将每512字节原始数据生成3字节的冗余数据，可达到1 bit/4 kbit的纠错能力，保证了NAND Flash数据存储过程中的可靠性。