一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟～～

SCAMP CPU 我想用TTL芯片制作CPU。 此存储库可能是Verilog源，KiCad文件，文本注释和软件的松散连接集合。 它称为“ SCAMP”，其含义类似于“简单计算和算术微编码处理器”。 计划 在Verilog中创建CPU，每个部分都有一个测试平台。 用仅使用74xx兼容原语（例如 ）但仍通过测试平台的Verilog替换原始Verilog。 将74xx-Verilog转换为KiCad原理图。 建立CPU 当我弄清楚CPU实际如何工作时，步骤1到3可能会经历几次迭代，但是希望步骤4只会发生一次。 如果第4步需要进行的次数不止一次，则它将永远无法完成。 当前状态 我已经完成了Verilog的编写，并认为我已经决定了总体CPU架构（请参见下图）。 我对指令集感到非常满意，请参阅 （可从在线获得）-但指令集是使用微码实现的，因此更改相对便宜。 我在这里有一些博客文章：

CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术，基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境，基于FPGA(现场可编程门阵列)／CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。

计算机组成原理_基于VHDL语言开发的16位CPU源代码，适用于计算机科学与技术A班的同学课程设计参考使用，可以相互学习，借鉴，共同进步。

一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟

16位CPU设计论文（含程序清单及原理） 基于VHDL状态机

16位CPU综合设计16位CPU综合设计

一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟～～ 一个简单的节拍CPU设计，支持MOV，MVI等10条指令，VHDL语言设计，附带波形模拟～～

该文件主要实现硬布线单周期16位CPU的设计，通过Quartus II 15.0软件设计平台设计逻辑电路，通过仿真模拟验证组合逻辑电路的正确性，用FPGA测试板来完成了本次实验。该实验从总体逻辑设计（指令模块和器件单元设计模块）入手，完成了6条指令（ADD、LW、SW、BEQ、JMP、CLEAR）的设计、CPU数据通路和控制线路图的设计。再进行CPU中主要模块详细设计，指令通过列出逻辑式进行逻辑门组合实现，选择合理的触发器、元件组合完成各个器件的单元详细模块设计。(注：运行结果仍有逻辑错误)

简单的十六位cpu课程设计，vhdl方向，非常适合学习eda课程的同学使用