Verilog设计一个能求出一个16bit字中两个相邻1之间最大间隙的电路。完成HDL设计及testbench描述
2019-12-21 19:22:12
2.3MB
1