ZYNQ双网口共用一个MDIO问题的解决涉及到了嵌入式Linux操作系统和FPGA技术的交叉领域，特别是针对Xilinx提供的ZYNQ处理器的使用场景。ZYNQ处理器是集成了ARM处理器和FPGA逻辑单元的系统级芯片，广泛应用于需要可定制硬件加速的嵌入式系统中。MDIO（Management Data Input/Output）是一种串行总线接口，用于读写PHY（物理层设备）芯片内部的寄存器，通常用于以太网接口的管理和配置。 在ZYNQ平台上，如果要实现双网口共用一个MDIO接口，就需要对PetaLinux进行一定的配置和修改。PetaLinux是Xilinx提供的一个基于Linux的开发套件，专门用于其FPGA产品的应用开发和系统部署。它包括了Linux内核、设备驱动程序、文件系统和一系列构建和部署工具。 由于硬件资源的限制，两个网络接口共享MDIO总线可能导致配置上的冲突和管理上的复杂性。因此，需要对网络设备的驱动进行特别的修改，以支持这种共享机制。这通常涉及到对PetaLinux内核的某些模块打补丁，比如内核网络子系统的驱动，以及相关的设备树文件的配置。设备树是一种数据结构，用于描述硬件设备信息，以便操作系统能够正确地识别和配置它们。 在提供的压缩包文件名称列表中，包含了不同版本的补丁文件，这些文件可能是用来解决特定版本PetaLinux或者特定版本ZYNQ平台上的MDIO共享问题。例如，“AR69132”可能是Xilinx为这一问题指定的一个问题编号或者是解决方案的代码标识。而后面的版本号，如“v2017_1”、“v2018_3”等，表示这些补丁文件更新的版本，说明该问题可能在多个版本的PetaLinux上都存在，需要不同时间点的解决方案。 从文件名中的“_Patch.zip”后缀来看，这些压缩包内含的是针对上述问题的源码级别的修改，即工程师们开发的源代码补丁。这些补丁将被应用到PetaLinux的相应版本中，以解决两个网络接口无法通过单一MDIO接口正常工作的技术难题。 在实施这些补丁时，工程师需要具备一定的嵌入式系统开发能力，以及对PetaLinux和ZYNQ平台架构的深入理解。他们可能需要先在本地环境中测试这些补丁，确保它们能够与现有的系统兼容，并且不会引入新的问题。一旦补丁被成功应用，网络接口就可以在共享MDIO总线的情况下正常工作，提高了系统的集成度和资源利用率，同时也为开发者节省了硬件接口的使用。 总结以上内容，对于ZYNQ双网口共用一个MDIO的问题，PetaLinux相关的补丁文件提供了一种有效的解决方案。这些补丁的开发和应用，需要开发者具有相应的嵌入式Linux和FPGA开发知识，以及对PetaLinux的熟练使用。通过这些补丁，双网口可以共享MDIO总线，实现网络接口的正常工作，这对于资源受限的嵌入式应用尤其重要。

ZYNQ Linux 双网口，MDIO共用，RESET-GPIO不共用

华为 中筒型软件定义摄像机快速入门(双网口)

飞凌嵌入式，全志A40i，双网口+mSATA(7寸电阻屏)双网口+mSATA(7寸电阻屏)双网口+mSATA(7寸电阻屏)双网口+mSATA(7寸电阻屏)

行业分类-电子电器-一种支持双网口以太网受电的受电设备及受电系统.zip

占美N3150双网口双HDMI主机编程器BIOS，我的机器，用编程器读取的，作为备份，不保证你的机器能用。

使用raw_socket进行对一个网卡的数据抓取，再对数据修改，将数据从另外一个网口发送出去，实现数据的抓取转发

EP2C5T144C8+RTL8201CL双网口FPGA主控板pdf原理图PCB+AD集成封装库， ALTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。集成封装库器件列表：Library Component Count : 40 Name Description ---------------------------------------------------------------------------------------------------- 1K10P144 1K10P144 74ALVC164245DL 1K10P144 LM2831 1K10P144 RTL8201CL 1K10P144 SII1178 TX 1K10P144 4 HEADER HEADER 4 AOZ1010AI AT24C01A/02 AT45DB041B-S U? CAP Capacitor CON2 CON4 Connector CON6 Connector DIODE Diode DS18B20 Q? DS26C31 DS90C032 DSO751S ELECTRO1 EP2C5 EP2C5Q144C8 EPCS4 H1102 HEADER 16X2 HEADER 4X2 HEADER 6 HEADER 8X2 INDUCTOR IS61LV2568L-8T JTAG LED LT1086MC MAGNETIC40 RES2 RES4 RJ45 SCD_PROGRAMMER SW-SPST ZENER2

EP2C5T144C8+RTL8201CL双网口FPGA主控板ALTIUM设计硬件原理图PCB+FPGA Verilog源码，硬件4层板设计，大小为180x90mm，包括完整无误的原理图和PCB印制板图，已经在项目中使用，可用Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。 核心器件如下: Library Component Count : 40 Name Description ---------------------------------------------------------------------------------------------------- 1K10P144 1K10P144 74ALVC164245DL 1K10P144 LM2831 1K10P144 RTL8201CL 1K10P144 SII1178 TX 1K10P144 4 HEADER HEADER 4 AOZ1010AI AT24C01A/02 AT45DB041B-S U? CAP Capacitor CON2 CON4 Connector CON6 Connector DIODE Diode DS18B20 Q? DS26C31 DS90C032 DSO751S ELECTRO1 EP2C5 EP2C5Q144C8 EPCS4 H1102 HEADER 16X2 HEADER 4X2 HEADER 6 HEADER 8X2 INDUCTOR IS61LV2568L-8T JTAG LED LT1086MC MAGNETIC40 RES2 RES4 RJ45 SCD_PROGRAMMER SW-SPST ZENER2 配套的cyclone FPGA Verilog源码文件（非工程文件）如下： clk_test.v IO_test.v Led_Ctrl_SV1.v pll_mega.v RTL8201_test.v sram_test.v sys_test.v

Lattice LFE2-6E-RTL8201CL FPGA双网口控制板PDF原理图+PCB+FPGA源码, ALTIUM工程转的PDF原理图PCB文件+AD集成封装库，已在项目中验证，可以做为你的设计参考。器件封装库列表： Component Count : 30 Component Name ----------------------------------------------- 0603 0805 1206TAN 1210TAN(100U16V) DSC6-VD FKV16VR INDUCTOR2R2 LED0805 LQFP48 MKDS3_2RMI RAD0.4 RB.1/.2-VD RN4 SIP2 SIP5-VD SIP8-1.27 SIP8-VD SMC CASE 403 SO-8 SOC-008 SOIC8 SOL-20 SOP16H SW2 TO-92A TQFP144 TSOP44 WY XJJ2 XTAL3