华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:
FPGA技巧Xilinx.pdf
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar.rar
Verilog HDL 华为入门教程.rar
Verilog典型电路设计 华为.rar
一种将异步时钟域转换成同步时钟域的方法.pdf
华为coding style.rar
华为FPGA设计流程指南.doc
华为FPGA设计规范.rar
华为VHDL设计风格和实现.rar
华为专利：一种快速无毛刺的时钟倒换方法.rar
华为专利：华为小数分频.rar
华为以太网时钟同步技术_时钟透传技术白皮书.rar
华为硬件工程师手册目前最全版本.rar
华为面经.doc
华为面经.rar
静态时序分析与逻辑...pdf
2021-07-09 14:03:08
7.2MB
Verilog HDL电路设计指导书(华为内部技术资料）很经典，不错的资料，入门学习非常好
2021-07-05 19:58:34
544KB
1
硬件工程师手册目前最全版本（159页)
小数分频
一种将异步时钟域转换成同步时钟域的方法
一种快速无毛刺的时钟倒换方法
以太网时钟同步技术_时钟透传技术白皮书
VHDL设计风格和实现
FPGA设计流程指南
FPGA设计规范
coding style
Verilog典型电路设计
Verilog HDL 华为入门教程
Synplify工具使用指南(华为文档)
HuaWei Verilog 约束
FPGA技巧Xilinx
静态时序分析与逻辑
华为面经
2020-01-03 11:18:23
6.88MB
1