1．时钟输入采用实验箱的1Hz信号（在电源开关下面），分别测试两片74x161的逻辑功能。由于数码管不能显示A-F，所以用LED灯显示计数器的输出状态。
2．将两片74x161进行级联，实现模256计数器，用LED灯显示计数器的输出状态。
3．用两片74x161分别实现模6和模10计数器，用数码管显示计数器的输出状态。再将两片74x161进行级联，实现模60计数器，用数码管显示计数器的输出状态。
4.拓展题：任选一个设计下列十进制计数器：模24、模28、模29、模30、模31、模100。
2023-11-23 15:24:17
1.5MB
1
1．3-8译码器的设计和实现。
2．4位并行进位加法器的设计和实现。
3．两输入4位多路选择器的设计和实现。
4．拓展：3输入多数表决器设计和实现。
实验要求如下：
1．采用Verilog语言设计，使用门级方式进行描述。
2．编写仿真测试代码。
3．编写约束文件，使输入、输出信号与开发板的引脚对应。
4．下载到FPGA开发板，拨动输入开关，观察Led灯的显示是否符合真值表。
2023-11-23 15:23:33
1.85MB
1
Tcl/Tk入门经典》介绍了Tcl语言、Tk工具集以及Tcl和C语言结合编程。《Tcl/Tk入门经典》的第I部分首先介绍了Tcl语言的基本概念和基础知识。第II部分集中介绍如何使用Tk工具集开发图形用户界面。第Ⅲ部分讲解了如何结合Tcl和C语言进行程序开发。
《Tcl/Tk入门经典》原第一作者是Tcl的创造者，所以本书内容覆盖了Tcl语言的主要方面，且示例程序丰富，大部分示例代码可在Tcl安装目录的demos目录中找到。《Tcl/Tk入门经典》适用于Tcl语言的初学者，也适用于希望了解Tcl 8.5版和Tk 8.5版新特性的读者。
2023-11-21 15:49:59
107.8MB
1
内容概要：
这个资源是一个FPGA课程设计项目，旨在通过设计实现一个示波器并将波形数据显示在显示器上。该项目提供了源码、设计文件和仿真文件，帮助学生学习和实践FPGA数字信号处理和显示技术。
该资源的内容概要如下：
源码：包含示波器与显示器综合设计的Verilog或VHDL源代码文件。这些源码描述了示波器的数据采集、信号处理和显示控制等功能模块。
设计文件：包括FPGA综合和实现所需的约束文件，用于指定时钟频率、引脚分配以及显示器接口等信息。
仿真文件：提供了对示波器与显示器功能进行功能仿真和时序仿真的测试文件。这些文件可以用于验证设计的正确性和性能。
适用人群：
这个资源适用于以下人群：
FPGA学习者：对于正在学习FPGA的学生或爱好者，本资源提供了一个实际的项目示例，可以帮助他们理解数字信号处理原理，并学习如何将处理后的波形数据显示在屏幕上。
教育机构：教育机构可以将这个示波器与显示器综合设计项目作为FPGA课程的实践项目，让学生通过完成该项目来提高他们的数字信号处理和显示技术能力。
工程师和研究人员：已经具备一定FPGA设计经验的工程师和研究人员
2023-11-19 15:34:53
1.69MB
1
FPGAEP4CE6F17C8开发板PCB源文件，可以直接去立创打样，免费，10*10，四层板
2023-11-16 13:30:31
16.43MB
1
基本时钟，24小时进制，RTL文件夹是源程序文件，SIM文件夹是仿真代码文件，方便工程移植
输入输出端口
module top(
input clk ,
input rstn ,
output [7:0] seg ,
output [5:0] sel
);
2023-11-14 09:52:15
6.57MB
1
matlab中的dft过滤代码此存储库包含我们（我和我的队友Debosmit）在UCSD做的项目，作为CSE237A类的一部分。
我曾与Ryan
Kastner教授，Dinesh
Bharadia教授和TA
Alireza教授一起在Vivado
HLS中实现无线通信模块。
FIR滤波器
CORDIC和相位检测器
DFT优化
FFT优化和OFDM接收器
Polar代码解码器-最终项目-还包括MATLAB代码
2023-11-13 10:27:44
2.75MB
1
1.支持任意大小的图片输入
2.输入模糊的图片，输出清晰的图片
3.采用pytorch框架实现，带有预训练权重，压缩包中带有完整的测试样例和代码
4.开箱即用，只需要两行代码即可使用
2023-11-11 12:39:53
309.18MB
1