FPGA开发板、以及原型设计、测试和测量应用需要多功能高密度电源解决方案。LTM4678是一款具有数字电源系统管理 （PSM） 功能的 16 mm x 16 mm 小尺寸双路 25 A 或单路 50 A µModule:registered: 稳压器。该器件具有： 双数字可调模拟环路和一个用于控制及监控的数字接口。 宽输入电压范围：4.5 V 至 16 V 宽输出电压范围：0.5 V 至 3.3 V 在整个温度范围内具有 ±0.5% 的最大 DC 输出误差 ±5% 的电流回读精度 低于 1 mΩ DCR 电流检测 集成输入电流检测放大器 400 kHz PMBus 兼容型I2C串行接口 支持高达 125 Hz 的远端采样轮询速率 一个集成式 16 位 Σ-ΔADC 恒定频率电流模式控制 具平衡均流能力可以并联使用 16 mm × 16 mm × 5.86 mm CoP-BGA封装 基于 I2C 的 PMBus 接口和可编程环路补偿 LTM4678 属于 ADI 的电源系统管理 （PSM） µModule 系列，可通过一个 PMBus/SMBus/I

电信设备，服务器和数据中心的最新FPGA具有多个电源轨，需要正确排序才能安全地为这些系统上下供电。高可靠性DC-DC稳压器和FPGA电源管理的设计人员需要一种简单的方法来安全地放电大容量电容器，以避免损坏系统。FPGA电源排序最新在生成片上系统FPGA的过程中，它们可以提供十个独立的电源轨，为Vcore，存储器总线电源，I/O控制器，以太网等提供电源。如图1所示，每个电源轨由DC供电。直流转换器可调节3.3 V，2.5 V，1.8 V，0.9 V等所需的电压。为了给系统加电，遵循特定的顺序以确保安全操作并避免损坏系统。同样在系统关闭期间，电源序列的顺序相反，确保在下一个电源轨关闭之前禁用每个电源轨。该指令通过电源序列发生器芯片控制，该芯片可启用每个DC-DC稳压器，如图1所示。 图1：典型FPGA系统电源轨每个服务的供电。考虑存储在各种电源轨上的去耦电容中的电荷时会出现问题。例如，在0.9 V Vcore电源轨上，总去耦电容可以在10到20 mF的数量级，并且存储在电容器组中的剩余电荷需要在断电期间主动放电，在下一次电源关闭之前序列被禁用。这样可以避免违反掉电序列并保护FPGA系

W5500,FPGA驱动，实测网速可达3.5M字节/秒，下载直接可用 接口简洁明了

本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号，这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作，这些计数器的最高位最终输出用于控制4个不同的LED亮灭。下面一起来学习一下

本实例使用了一个PLL的硬核IP模块。关于PLL，这里简单的做些基础扫盲。PLL(Phase Locked Loop)，即锁相回路或锁相环。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。

FM0编码以其便于位同步提取、频谱带宽较窄、实现电路简单而在ETC中得到广泛的应用,线路FM0解码模块是ETC系统基带电路重要组成部分,本文基于ETC系统中车载单元(On board unit,OBU)与路边单元(Road sideunit,RSU)之间的短距离双向通信,以提高FM0解码速度的目的,根据FM0编码原则,在FPGA软件环境下用高级硬件描述语言VHDL实现FM0解码器设计,给出程序代码

本文简要描述基于万兆网的GigE Vison IP设计方案。 一、GigE Vsion协议要点 GigE Vison协议基于普通的以太网物理链路，运行在UDP协议层之上，包含控制协议GVCP和数据流协议GVSP两大部分，整个层次结构如下图1所示。 图1 GigeVison协议层次结构图 GigE Vison协议的要点如下： （1）上电或复位完成后必须先进行IP配置和设备枚举，必须支持DHCP和LLA（Auto IP）两种IP配置方式； （2）在UDP层上建立应答握手机制以保证传输，GVCP采用3956端口，数据长度必须以32bit为边界，数据不可分包传输； （3）设备必须支持心跳功能以确认处于连接状态； （4）支持控制（1个）、数据流（1~512个）和消息（0~1个）三种通道，每个通道分配不同的UDP端口，控制通道支持三种不同的访问权限； （5）必须支持最小规模的ICMP（GigeVsion要求必须支持Ping命令）； （6）GVSP的数据包以字节为边界，数据包的大小由第一个有效的test packets决定，支持错误恢复

题主最近开始接触和FPGA的方案验证相关的工作内容，需要把握FPGA内部资源的详细信息，所以又仔细查看了官方的器件手册。这一次给大家分享的内容主要涉及Xilinx FPGA内的CLBs，SelecTIO和Clocking资源，适合对FPGA设计有时序要求，却还没有足够了解的朋友。

多通道采样系统设计

之前语音采集模块用到的8通道AD转换芯片，已实现语音数据采集功能。设计采用了AD7608的并行数据传输，并在busy高时取数AD转换数据以达到最大转换速率，亲测过采样为0时最大转换速率超过200kbps。