提出了一种基于CCSDS标准的低并行度高速LDPC编码结构设计方案。该编码结构通过对输入的待编码信息插“0”和改变校验矩阵的循环子矩阵结构实现了CCSDS标准中的7/8码率编码方案的奇偶并行编码，且编码结果奇偶并行输出。在编码器的编码速率需求和编码器实现的硬件资源开销上达到平衡。仿真和实现的结果表明，该低并行度编码结构的设计相对于其他7/8码率串行编码结构设计，在增加少量的硬件开销的条件下，获得双倍的编码速率。
2021-04-18 17:01:30
686KB
1
本文介绍了LDPC编码解码的基本原理，这是一种目前非常流行的信道编码技术，对有志于研究信道编码技术的朋友非常有帮助
2021-04-17 15:56:05
8.81MB
1
LDPC编码解码matlab代码和Verilog代码及资料,包含LDPC的编码译码，在MATLAB中的仿真，还有Verilog代码及相关资料
2021-03-08 18:54:52
11.19MB
1
///请注意：一定要看到最后！关于QC-LDPC码的编码和译码程序，之前上传了编码程序，这个是在其基础上，又添加了译码模块，和一个主程序main.m，主要是看迭代次数或码长或码率对误码率的影响。这个matlab运行时间会有点长，要有耐心。程序和前面的一样，简单易懂!!!切记是运行main.m程序，看清楚奥。//资源如果可以的话，记得好评哦，毕竟是自己辛辛苦苦做出来的。谢谢你们了！
2020-11-23 18:39:01
5KB
1