nsga-ii的matlab代码EvoLib 版本 1.0.0 - 8/13/2018 EvoLib 是 NSGA-II、Unified NSGA-III (U-NSGA-III) 和 Balanced NSGA-III (B-NSGA-III) 的开源实现。 NSGA-II 是一种众所周知的进化多目标优化 (EMO) 算法，可以有效地处理多达两个目标。 U-NSGA-III 和 B-NSGA-III 是两种进化多目标优化 (EMO) 算法，可以向上扩展以处理多个目标，向下扩展以仅处理一个目标。 B-NSGA-III 建立在 U-NSGA-III 之上。 如果您只是对应用可扩展的 EMO 算法来解决优化问题的多个维度版本（每个版本有不同数量的目标）感兴趣，U-NSGA-III 就足够了。 另一方面，如果您需要通过应用局部搜索和使用 Karush Kuhn Tucker Proximity Measure (KKTPM) 和 EMO 来实现收敛和多样性之间的自动平衡，B-NSGA-III 应该是您的选择。 请注意，B-NSGA-III 默认使用 Matlab fmincon(...) 进

本设计是用触摸屏和stm32单片机为硬件基础，使用ucosII操作系统，实现了类似智能手机的菜单操作

NIOS　II开发指南，基础

将ucos-ii移植到linux开发环境中的必要的汇编文件.亲自从IAR中改写并测试通过,非常有用.

EAST_ICPR2018：ICPR MTWI 2018挑战II的EAST（网络图像的文本检测） 介绍 这是为分叉的存储库。 原始存储库： 。 它是EAST的张量流重新实现：EAST：高效，准确的场景文本检测器。 原作者： 该存储库还引用了 来源存储库： 。 来源作者：。 作者：电子邮件： 或 内容 火车 测试 结果 数据集和转换 用于模型训练的数据集包括ICDAR 2017 MLT（train + val） ， RCTW-17（train）和ICPR MTWI 2018 。 其中， ICPR MTWI 2018包括9000个火车数据和1000个验证数据< （update）ICPR_text_train_part1_20180316 >。 对于argman / EAST ，数据集中的某些数据异常，例如ICPR_

行业制造-电动装置-一种基于NSGA-II的电费缴纳点选址方法.zip

μC/OS-II的系统时钟 μC/OS-II与大多数计算机系统一样，用硬件定时器产生一个周期为ms级的周期性中断来实现系统时钟，最小的时钟单位就是两次中断之间相间隔的时间，这个最小时钟单位叫做时钟节拍（Time Tick）。 硬件定时器以时钟节拍为周期定时地产生中断，该中断的中断服务程序叫做OSTickISR( )。中断服务程序通过调用函数OSTimeTick( )来完成系统在每个时钟节拍时需要做的工作。 void OSTickISR(void) { 保存CPU寄存器； 调用OSIntEnter( ); //记录中断嵌套层数 if (OSIntNesting = = 1; { OSTCBCur->OSTCBStkPtr = SP; //保存堆栈指针 } 调用OSTimeTick( ); //节拍处理 清除中断； 开中断； 调用OSIntExit( ); //中断嵌套层数减一 恢复CPU寄存器； 中断返回； } 这是系统时钟中断服务程序 void OSTimeTick (void) { …… OSTimeTickHook( ); …… OSTime++; //记录节拍数 …… if (OSRunning = = TRUE) { ptcb = OSTCBList; while (ptcb->OSTCBPrio != OS_IDLE_PRIO) { OS_ENTER_CRITICAL( ); if (ptcb->OSTCBDly != 0) { if (--ptcb->OSTCBDly = = 0) //任务的延时时间减一 { if ((ptcb->OSTCBStat & OS_STAT_SUSPEND) = = OS_STAT_RDY) { OSRdyGrp |= ptcb->OSTCBBitY; OSRdyTbl[ptcb->OSTCBY] |= ptcb->OSTCBBitX; } else { ptcb->OSTCBDly = 1; } } } ptcb = ptcb->OSTCBNext; OS_EXIT_CRITICAL( ); } } 时钟节拍服务函数 函数OSTimeTick( )的任务，就是在每个时钟节拍了解每个任务的延时状态，使其中已经到了延时时限的非挂起任务进入就绪状态。

基于quartus_II的仿真方法，仿真时序讲解

基于Quartus II的数字系统Verilog HDL设计实例详解》以实例详解的方式介绍以Altera公司推出的QuanusII 9．0为设计平台的FPGA／CPLD数字系统设计。书中的实例包括简单的数字逻辑电路实例、数字系统设汁实例，以及复杂数字系统设计实例，由浅入深地介绍了采用Quanus II进行数字系统开发的没计流程、设计思想和设计技巧。 6 f, K# I n4 {9 R& w8 G: ^/ n《基于Quartus II的数字系统Verilog HDL设计实例详解》适合从事数字系统设计的技术人员阅读，也可作为高等学校电子、通信、自动化等相关专业的教学用书。 3 P. I4 {+ u. t3 e8 o

PostgreSQL 利用Pgpool-II的集群搭建方案（Partition+LoadBalance+Replication）.htm