电机驱动模块 BTN7971原理图说明:
BTSA-B为半桥驱动芯片，用两块搭建驱动全桥电路，详细的引脚说明使用，请查看芯片资料。P1端子为电源接口，P2电机输出接口OUT1、OUT2，P3排针5V(4脚),IN1控制端(3脚)，IN2控制端(2脚)，GND(1脚)，2501-2为光耦电阻对输入、输出电信号起隔离作用。
BTN7971单路驱动原理图截图:
模块接线说明:
注意:
板子上引出的5V插针，使用时不用接5V电源；目的是:输入信号端不接单片机进行测试时，可以将5V电源和芯片控制端（任意一组）进行短接，对应的输出端口会有高电平输出！（IN控制端没有给信号，P2口输出是低电平）。
附件内容截图:
实物购买链接:
https://detail.tmall.com/item.htm?spm=a1z10.3-b.w4011-8679163093.32.8JFziX&id=41268824990&rn=2eaeb0875228f4d7c62419b85b8bf11d&abbucket=3
2022-03-05 10:19:12
12.51MB
1
该资源设计内容包含超低频双路信号发生器的原理图，PCD，以及完整程序；
资料包括完整题目，芯片资料，以及所用到的单片机资料。
简单介绍题目内容：
一、毕业设计（论文）的内容
采用AD公司的两片AD9833芯片来设计一个基于单片机的超低频双路信号发生器。主要包含单片机控制部分，AD9833外围电路，波形变换电路，占空比控制电路。
二、毕业设计（论文）的要求与数据
1、输出频率在0.3HZ到1.5MHZ之间连续可调。
2、输出波形为正弦波和方波。
3、方波的占空比可以在20%~80%之间调整。
4、PC机操作控制软件（选作）。
5、利用PROTELL 99SE设计好原理图和PCB，根据设计的电路制作PCB板，焊接并调试好电路，完成DDS函数信号发生器的设计。
2022-03-02 23:14:32
2.92MB
1
STC89S51+双路DS18B20+4为数码管显示PROTEL硬件原理图+PCB工程+软件源码,可以作为你的学习设计参考。
void main()
{
// uchar i,j;
// uart_init();
search_romid_ds18b20();//上电自动搜索两路DS18B20的ROM值，并将其存入rom_id数组，此函数及rom_id数组在double_ds18b20.c文件中定义
init_timer_ds18b20();//初始化定时器0
/* for(i=0;i<2;i++)
for(j=0;j<8;j++)
uart_send_byte(rom_id[i][j]);*/
while(1)
{
T=read_temp_ds18b20();//将读到的温度赋值给T,用于显示。此函数在double_ds18b20.c文件中定义
display_ds18b20(T);
key_scan_ds18b20();//扫描键盘，此函数在contoller.c文件中定义
alarm_ds18b20();//温度报警函数，在controller.
2022-02-17 09:05:25
128KB
双路电源驱动器使用说明，包含驱动模块介绍、C语言控制例程、板子图片及接口介绍等。
2022-01-23 16:10:49
9.64MB
1
高速双路ADC AD9280 FPGA读写实验 Verilog设计源码Quartus工程文件，ADC芯片选用AD9280 ，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。
module hs_dual_ad(
input sys_clk ,
//AD0
input [9:0] ad0_data , //AD0数据
input ad0_otr , //输入电压超过量程标志
output ad0_clk , //AD0(AD9280)采样时钟
output ad0_oe ,
//AD1
input [9:0] ad1_data , //AD0数据
input ad1_otr , //输入电压超过量程标志
output ad1_clk , //AD1(AD9280)采样时钟
output ad1_oe
);
//*****************************************************
//** main code
//*****************************************************
// ad0_oe=0,正常模式；ad0_oe=1,高阻
wire clk_50m;
assign ad0_oe = 1'b0;
assign ad1_oe = 1'b0;
assign ad0_clk = ~clk_50m;
assign ad1_clk = ~clk_50m;
pll u_pll(
.inclk0 (sys_clk),
.c0 (clk_50m)
);
endmodule
2021-11-30 15:25:09
5.45MB
1
介绍了一种基于专用语音编码/解码芯片AMBE-1000的双路语音采集系统，并给出了详细的硬件电路设
计方法和软件流程。
2021-11-27 14:11:32
186KB
1