搜索【原语】的结果

Xilinx原语的使用方法.pdf

pdf带书签，查找方便，讲解清楚明了，有关bufg，bufiO，bufr，dsp48，DCM，时钟和IO的buf原语使用。

2021-07-26 22:04:31 1.51MB xilinx原语 bufg等等

1

操作系统pv金典（史上最强的关于pv原语操作的总结）

泣血奉献关于操作系统PV操作的史诗级宝典，绝不撒谎，是本人上传的众多资源中最好的一个，帮助良多

2021-07-22 19:07:00 890KB 操作系统 PV操作 宝典考研

1

xilinxFPGA之ROM原语的使用

xilinxＦＰＧＡROM32*1原语的使用，vivado工程，含有仿真测试文件Testbench,添加地址寄存器，能够按址寻找你所存储的数据，仿真一目了然，对初学者甚好。

2021-07-20 14:12:28 73KB verilog_rom

1

生产者与消费者pv原语

操作系统作业，生产者与消费者，编程软件vc++

2021-05-16 21:03:06 339KB pv原语 操作系统

1

zigbee数据传输原语流程图(高清)

zigbee数据传输原语流程图，高清的原理图，大家做一个参考，希望能对你有所帮助

2021-04-26 11:27:49 2.85MB zigbee 原语

1

FPGA全局时钟资源相关原语及使用

1、与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语 2、全局时钟资源的使用方法 3、全局时钟资源的例化方法

2021-03-31 10:50:45 64KB FPGA 单片机 全局时钟 文章

1

40-Vivado IBUFDS与OBUFDS原语设计.7z

Vivado IBUFDS与OBUFDS原语设计,Vivado仿真工程

2021-03-18 09:16:28 101KB FPGA VerilogHDL IBUFDS OBUFDS

47-Vivado IDDR与ODDR原语设计.7z

Vivado IDDR与ODDR原语设计,Vivado仿真工程

2021-03-18 09:16:24 140KB FPGA VerilogHDL IDDR ODDR

48-Vivado OSERDESE2原语设计.7z

Vivado OSERDESE2原语设计,Vivado仿真工程

2021-03-18 09:16:23 567KB FPGA VerilogHDL OSERDESE2原语 Vivado

49-Vivado ISERDESE2原语设计.7z

Vivado ISERDESE2原语设计,Vivado仿真工程

2021-03-18 09:16:00 708KB FPGA VerilogHDL ISERDESE2原语 Vivado