欠采样或违反奈奎斯特（Nyquist）准则是 ADC 应用上经常使用的一种技术。射频（RF）通信和诸如示波器等高性能测试设备就是其中的一些实例。在这个“灰色”地带中经常出现一些困惑，如是否有必要服从 Nyquist 准则，以获取一个信号的内容。

设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。

在高速数据采集中,高速ADC的选用和数据的存储是两个关键问题。本文介绍一种精度为12位、采样速率达25Msps的高速模数转换器AD9225,并给出其与8位RAM628512存储器的接口电路。由于存储操作的写信号线是关键所在,故给出其详细的获取方法。

包含千兆采样率ADC的系统设计会遇到许多复杂情况。面临的主要挑战包括时钟驱动、模拟输入级和高速数字接口。本文探讨了如何才能克服这些挑战，并给出了在千兆赫兹的速度下进行系统优化的方法。在讨论中，时钟设计、差分输入驱动器的设计、数字接口和布局考虑都是十分复杂的问题。本文中的参考设计将采用ADC083000/B3000。

本文将介绍如何挑选一个高速ADC

该文档对市面上的高速采集和高速回放进行了比较全面的总结分析和比对，对高速ADC和DAC常用的LVDS和jesd204协议以及功能指标（分辨率、采样率、有效位数、SFDR等）进行了说明，模拟前端的DC耦合和AC耦合进行了分析，并对高速电路的布局布线进行了说明。

高速ADC基础pdf,高速ADC基础

高速ADC测试和评估方法，Understanding High Speed ADC Testing and Evaluation

飞思卡尔Kinetis+K60+高速ADC应用，可以快速学习掌握此应用。

本文档的主要内容详细介绍的是ADS54J40高速ADC和外围电路资料合集免费下载 ADS54J40 是一款低功耗、高带宽、14 位、1.0GSPS 双通道模数转换器 （ADC）。该器件经设计具有高 SNR，可提供 -158dBFS/Hz 噪底，从而 协助应用在宽瞬时带宽内 实现最高动态范围。该器件支持 JESD204B 串行接口，数据传输速率高达 10.0Gbps，每个 ADC 可支持双通道或四通道。经缓冲的模拟输入可在较宽频率范围内提供统一的输入阻抗，并最大限度地降低采样和保持毛刺脉冲能量。可选择将每个 ADC 通道连接至数字下变频器 （DDC） 模块。ADS54J40 以超低功耗在宽输入频率范围内提供出色的无杂散动态范围 （SFDR）。 JESD204B 接口减少了接口线路数，从而实现高系统集成度。内部锁相环 （PLL） 会将 ADC 采样时钟加倍，以获得对各通道的 14 位数据进行串行化所使用的位时钟。