基于FPGA的VHDL语言的一种CCD驱动时序的设计方法,用来对目前一些线阵CCD进行驱动,它可以产生多路时序而且频率很高,足够达到要求
2023-03-29 16:11:20 332KB FPGA CCD VHDL
1
线阵CCD驱动脉冲的驱动程序,已调试一切正常,可以使用
2023-03-29 15:59:15 803B 驱动代码
1
采用ST公司生产的STM32F103系列主控芯片,该系列芯片能够产生系统所需要的驱动线阵CCD的时序信号,通过蓝牙技术进行数据传输,使用虚拟仪器编程软件LabVIEW进行上位机软件开发,从而能够完整地做出所要求的一个线阵CCD图像采集系统。该系统可以实现蓝牙无线数据方式采集,软件界面的开发时间缩短,操作性强。
2023-03-08 19:00:59 465KB STM32
1
北斗调零天线阵列设计研究,赵凯,王锡良, 介绍了一种我国北斗卫星定位系统抗干扰接收机射频前端的调零天线阵列。基于功率倒置(PI)算法和天线原理,设计出的天线阵列实现了�
2023-02-19 10:37:59 271KB 调零
1
基于深度学习的大规模天线阵列混合波束赋形设计
2023-02-12 06:55:41 372KB vrf 天线 学习
1
X波段微带余割平方扩展波束天线阵赋形优化遗传算法研究
2023-02-09 16:48:30 773KB 研究论文
1
该程序用于为端射和舷侧阵列生成线性和极性辐射图。
2023-01-12 16:12:37 1KB matlab
1
 设计了一种新型的覆盖X 波段的宽带圆极化2×2 天线阵,具有高增益、低副瓣和良好的圆极化性能。该
阵列以Vivaldi 天线为基本单元,采用旋转对称的十字形结构,四端口等幅馈电且相位依次为0°,90°,180°和
270°。此天线阵在整个X 波段内阻抗匹配良好,轴比均低于3 dB。采用矩形栅栏和底部扼流环结构将天线地板上
的表面电流集中在槽线附近并降低后向辐射,从而获得低副瓣和高增益。频段内的峰值增益为10.7 dB,前后比大
于20 dB。两个主平面的方向图对称性良好且基本重合。各天线单元间的低耦合使得天线阵的交叉极化很低。实物
测试结果与仿真结果基本吻合。
1
摘要论述了线阵CCD 驱动电路的工作原理和现状,选择基于CPLD 驱动线阵CCD 工作的方案。采用MAXⅡ器件的EPM240T100C5N 为控制核心,以TCD1500C 为例,设计了基于CPLD 的线阵CCD 驱动电路,完成了硬件电路的原理图的设计,并实现了软件调试。通过QuartusⅡ软件平台,对其进行了模拟仿真。实验结果表明,设计基于CPLD 的线阵CCD 驱动电路能够满足CCD 工作所需的驱动脉冲。   如何实现高精度的运动装置角度和位移测量,一直是系统或设备设计中需要解决的关键技术之一。随着半导体微电子技术的迅猛发展,各种新型器件不断涌现,其中线阵CCD( Charge Coupl
1