本文以Alter公司提供的Max+PlusⅡ为平台,设计一个可变速的彩灯控制器,可以在不修改硬件电路的基础上,仅通过更改软件就能实现任意修改花型的编程控制方案,实现控制16只LED以8种花型和4种速度循环变化显示,而且设计非常方便,设计的电路保密性强。
2023-05-17 20:58:15 712KB 开发工具
1
基于VHDL的数字密码锁设计,李赛,梁颖,由于数字密码锁的优点,它越来越受到大家欢迎,而更广泛的应用在实际中。数字密码锁主要完成密码输入、密码核对、密码清除、密码
2023-04-03 13:14:41 207KB 数字密码锁
1
为便于查找该路径中的文件名以中文命名,需改为纯英文即可调试仿真!
2023-03-15 10:53:56 441KB VHDL 模可变计数器
1
基于VHDL语言的直接序列扩频通信系统发射模块的实现
2023-02-19 12:54:11 459KB VHDL
1
具有时、分、秒计数显示功能,以24小时循环计时,时钟计数显示时有LED灯的花样显示,具有调节小时、分钟及清零的功能。
2023-02-16 23:23:17 2.07MB vhdl,数字时钟,源码,电子时钟
1
小波变换使用VHDl DWT 很使用的,可以试试
2022-12-13 19:28:29 10KB vhdl 小波
1
摘要:本文提出了一种基于VHDL语言的数字频率计的设计方案,该方案通过采用自顶向下的设计方法,用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程,用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真,在FPGA上采用高频测频、低频测周、中间十分频转换的方法,设计出体积较小,性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。   1.引言   数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加,使设计更加复杂,可靠性变差,延迟增加,测量误差变大。通过使用EDA技术对系统功能进行描述,运用VHDL语言,使系统
1
介绍了VHDL语言的特点及优势,表明了EDA技术的先进性,采用自上而下的设计思路,运用分模块的设计方法设计了数字时钟系统,并在QuartusⅡ环境下进行编译和仿真,完成了24 h计时和辅助功能设计,证明了方案的可行性,体现出了“硬件设计软件化”的新趋势。
2022-12-07 10:19:35 1.38MB EDA技术 数字时钟 VHDL
1
实现路口交通灯系统控制的方法很多,可以用标准逻辑器件、可编程序控制器PLC、单片机等方案来实现。但是这些控制方法的功能修改及调试都需要硬件电路的支持,在一定程度上增加了设计难度。采用EDA技术,应用VHDL硬件电路描述语言实现交通灯系统控制器的设计,利用MAX+PLUSⅡ集成开发环境进行综合、仿真,并下载到CPLD可编程逻辑器件中,完成系统的控制作用。该灯控制逻辑可实现3种颜色灯的交替点亮、时间的倒计时,指挥车辆和行人安全通行。
2022-12-06 14:20:00 610KB 工程技术 论文
1
基于VHDL语言与EDA交通灯控制器设计。
2022-12-04 20:35:10 190KB VHDL 交通灯 控制器
1