本文要介绍的是两年前我自己琢磨出来的一种用FPGA实现的二值图像连通域标记算法。这个算法的特点是它是一个基于逐行扫描的流水线算法，也就是说这个算法只需要缓存若干行的图像数据，并在这若干行的固定延时内就给出结果，实时性很高，计算延时就只有这若干行，FPGA也无需外界SRAM或DDR来缓存图像数据。算法也不会因为图像中的连通区域数目多了就会变慢，因为这是流水线算法，就没有处理目标多了还会变慢这个概念。而该算法在PC上也有高速实现的潜力
2021-07-17 15:15:48
283KB
1
一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。
2021-07-14 00:21:46
3.4MB
1
北航计组课设P5代码，已通过
请不要直接照搬，北航课设查重，一旦抄袭零分处理
1. 处理器应支持 MIPS-lite2 指令集。
MIPS-lite2={ addu, subu, ori, lw, sw, beq, lui, j, jal, jr, nop }
2. 处理器为流水线设计。
2021-07-13 11:25:58
19KB
1
包含西北工业大学计算机组成与设计实验课所需所有参考代码，流水线CPU，单周期CPU，能够实现J型，R型，I型指令
2021-07-12 21:04:20
3.46MB
mipsCPU
利用verilog硬件描述语言实现mips五级流水线CPU设计，并实现20条基本指令和其他高级指令，
2021-07-09 02:15:51
986KB
1