1、能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。 2、能利用实验系统上的按键实现“校时”“校分”功能: ⑴按下“SA”键时,计时器迅速递增,并按24小时循环,计满23小时后回“00”; ⑵按下“SB”键时,计分器迅速递增,并按59分钟循环,计满59分钟后回“00”,但不向“时”进位; ⑶按下“SC”键时,秒清零; ⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变(SA”、“SB”、“SC”按键是有抖动的,必须对其消除抖动处理)。 3、能利用扬声器做整点报时: ⑴当计时到达59分50秒时开始报时,在59分50秒、52秒、54秒、56秒、58秒鸣叫,鸣叫声频率可定为500Hz; ⑵到达59分60秒时为最后一声整点报时,整点报时频率可定为1KHz。
2019-12-21 21:59:41 259KB VHDL 简易数字秒表的设计
1
数电课设,用VHDL做的数字时钟,开发板芯片型号为Altera 的 EP4CE6F17C8,时钟具有整点报时,数码管显示,设定时间,转换计时机制,复位的功能,有详细注释,编译器版本为Quartus II 18.0
2019-12-21 21:57:45 3.54MB VHDL
1
详细介绍了基于VHDL的8255A的代码实现,仿真,验证
2019-12-21 21:57:21 1.42MB VHDL 8255 FPGA 可编程接口
1
基于VHDL频谱分析,运用到fft算法,嵌入51单片机
2019-12-21 21:57:14 8.44MB 基于VHDL频谱分析
1
基于VHDL语言的I2C协议,可以在FPGA上读出LM75A的温度值
2019-12-21 21:54:43 6.1MB 课外大作业
1
用VHDL实现的FIR16阶滤波器的设计,系数在报告里
2019-12-21 21:35:00 124KB VHDL 滤波器
1
eda设计,可控脉冲发生器设计,基于VHDL可控脉冲发生器的设计
2019-12-21 21:27:21 92KB 课程设计
1
课设——基于VHDL的多功能电子钟(附报告及完整代码)
2019-12-21 21:25:43 8.96MB VHDL 电子钟 多功能
1
(1)数码输入:每按下一个数字键,就输入一个数值,并在显示器上的显示出该数值,同时将先前输入的数据依序左移一个数字位置。 (2)数码清除:按下此键可清除前面所有的输入值,清除为“0000”。 (3)密码更改:按下此键时会将目前的数字设定成新的密码。 (4)激活电锁:按下此键可将密码锁上锁。 (5)解除电锁:按下此键会检查输入的密码是否正确,密码正确即开锁。
2019-12-21 21:24:03 424KB EDA设计 电子密码锁
1
基于VHDL语言简易数字时钟 6位数码管显示
2019-12-21 21:15:30 235KB 基于VHDL语言 数字时钟
1