FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），方法笨重，但是处理速度和时钟同步，有意向作者方面研究的可以邮箱（fpga_dsp@qq.com）联系，别忘了注明本人信息，本人在fpga方面有许多信号处理及通信方面的成果，也有不少经验

注：【压缩包共有2个分卷，此为其一，全部下载方可解压】 《高等学校电子信息类专业"十二五"规划:基于FPGA的嵌入式系统设计:Altera SoC FPGA()》全面介绍基于Altem Nios II软核和ARM Cortex—A9硬核的嵌入式系统软硬件设计开发技术，共分为九章，主要内容包括：基于SoC FPGA的嵌入式系统设计概述，Altera SoC FPGA系列器件简介，Quartus II EDA开发工具应用，Qsys系统开发工具，Nios II EDS嵌入式处理器设计，基于Qsys的liPS模型设计，基于SoC EDS的嵌入式系统设计，基于ARM SoC FPGA的DSP设计，OpenCL入门与应用。

【压缩包共有2个分卷，此为其二，全部下载方可解压】 《高等学校电子信息类专业"十二五"规划:基于FPGA的嵌入式系统设计:Altera SoC FPGA()》全面介绍基于Altem Nios II软核和ARM Cortex—A9硬核的嵌入式系统软硬件设计开发技术，共分为九章，主要内容包括：基于SoC FPGA的嵌入式系统设计概述，Altera SoC FPGA系列器件简介，Quartus II EDA开发工具应用，Qsys系统开发工具，Nios II EDS嵌入式处理器设计，基于Qsys的liPS模型设计，基于SoC EDS的嵌入式系统设计，基于ARM SoC FPGA的DSP设计，OpenCL入门与应用。

在DE1上实现DDS信号源发生器，主要功能有数码管显示、键盘选择频率以及波形（三角波、方波、锯齿波、正弦波）。使用QuartusII8.0编译、已绑定管脚，有SignalTap文件用于逻辑分析。

FPGA电机控制Altera官方文档，非常有用的文档

altera公司的FPGA rgmii驱动

基于ALTERA公司的cyclone IV E的用于进行EPCS读写擦除的的ip核ALTASMI PARALLEL的控制器，配合远程升级ip altremote_system_upgrade可实现远程升级功能

内附云盘下载链接

windows pro 版本

详细介绍一些数字滤波器的概念，以及利用MATLAB和FPGA实现数字滤波器的一些实例