计算机组成原理大作业,VHDL 编写,FPGA测试实现15条指令
2021-06-22 19:15:26 150B CPU VHDL
1
Imaging FCS 1.52是一个基本的ImageJ插件,可以从16位灰色tiff堆栈文件计算和查看时空相关函数。 它是根据FIJI(ImageJ 1.51f; Java 1.8.0_102)编写的,需要Imagescience进行统计(模拟器),并需要Apache Poi进行文件读写。 这里也提供了有关软件的详细信息。 ImagingFCS 1.52试图提供一个全面的软件工具来计算和评估时空相关函数。 它包括针对图像中任意像素合并和感兴趣区域的所有自相关或互相关函数的计算,为基于全内反射荧光(TIRF)和基于单平面照明显微镜(SPIM)的FCS测量提供拟合函数,可以计算FCS扩散定律,并包含一个基本的模拟器,可为不同的扩散模式创建模拟数据。 ImagingFCS在ImageJ,FIJI和Micromanager下运行,并且既可以在PC上也可以在Mac OS上运行。 在下文中,
2021-06-22 19:03:43 59.61MB Java
1
生成字符串的16位和32位md5码,方便程序开发时用
2021-06-22 13:30:10 32KB md5码 md5 md5码生成器 16位md5
1
实验前准备:    复习计算机网络差错检测的方法,及其在各协议中的应用;复习网桥的工作原理;复习IP协议。    采用自己最擅长的程序设计语言及可视化工具,并准备好相应的参考书。    分析算法,提出问题。     编写一个计算机程序用来计算一个文件的16位效验和。最快速的方法是用一个32位的整数来存放这个和。记住要处理进位(例如,超过16位的那些位),把它们加到效验和中。 要求:1)以命令行形式运行:check_sum infile 其中check_sum为程序名,infile为输入数据文件名。    2)输出:数据文件的效验和 附:效验和(checksum) 原理:把要发送的数据看成二进制整数序列,并计算他们的和。若数据字节长度为奇数,则在数据尾部补一个字节的0以凑成偶数。 例子:16位效验和计算,下图表明一个小的字符串的16位效验和的计算。   为了计算效验和,发送计算机把每对字符当成16位整数处理并计算效验和。如果效验和大于16位,那么把进位一起加到最后的效验和中。
2021-06-21 15:37:27 1.82MB 16位效验和 网络程序设计
1
驱动R61509V 3.2寸TLT液晶屏 单片机MCU_16位
2021-06-19 19:04:26 287KB 驱动R61509V 单片机MCU 3.2寸TLT液晶屏
1
这个压缩包里面有logisim软件和课设的电路图。ALU里面的每个器件我都画了,没有汇总,请各位自行汇总
2021-06-18 15:00:46 163.53MB 16位ALU课程设计
1
1. 课程设计目的 (1)、计算机组成原理课程设计的主要任务是让学生通过动脑和动手解决计算机设计中的实际问题。综合运用所学计算机组成原理知识,在掌握部件单元电路实验的基础上,进一步将其组成系统构造一台基本的模型计算机,掌握整机概念,并设计机器指令系统,编写程序,在所设计的模型计算机上调试运行。 (2)、通过一台模型机的设计过程,明确计算机的控制原理与控制过程,巩固和灵活应用所学的理论知识,掌握计算机组成的一般设计方法,提高学生设计能力和实践操作技能,为从事计算机研制与设计打下基础。
2021-06-18 10:04:00 550KB 16位模型计算机的设计
1
凌阳16位单片机程序设计包,关于俄罗斯方块的设计
2021-06-18 08:52:06 546KB 单片机 程序设计
1
MSP430 系列Flash型超低功耗16位单片机 320页 5.0M.pdf
2021-06-17 09:05:25 4.97MB MSP430系列Flash型超
1
该文件主要实现硬布线单周期16位CPU的设计,通过Quartus II 15.0软件设计平台设计逻辑电路,通过仿真模拟验证组合逻辑电路的正确性,用FPGA测试板来完成了本次实验。该实验从总体逻辑设计(指令模块和器件单元设计模块)入手,完成了6条指令(ADD、LW、SW、BEQ、JMP、CLEAR)的设计、CPU数据通路和控制线路图的设计。再进行CPU中主要模块详细设计,指令通过列出逻辑式进行逻辑门组合实现,选择合理的触发器、元件组合完成各个器件的单元详细模块设计。(注:运行结果仍有逻辑错误)
2021-06-16 20:33:55 17.13MB quartus 16位CPU
1