支持多种波特率，完整的基于quartus13的串口通信工程，修改端口可直接在fpga上运行。uart_tx.vhd为接收，uart_rx.vhd为发送，led.vhd为ls595接入的6位串行数码管。

本文采用VHDL作为工具描述了自动售货机控制模块的逻辑控制电路，并在FPGA上实现。该自动售货机能够根据投入硬币额度，按预定的要求在投入硬币大于规定值时送出饮料并找零。

竖条显示 process(hcnt,vcnt) begin if hcnt>=143 and hcnt<=223 then GRB223 and hcnt<=303 then GRB303 and hcnt<=383 then GRB383 and hcnt<=463 then GRB463 and hcnt<=543 then GRB543 and hcnt<=623 then GRB623 and hcnt<=703 then GRB703 and hcnt<=783 then GRB<="111"; end if; end process;

这是vhdl设计数字时钟设计，包括如何除去抖动，怎样去设计时钟等等

基于VHDL语言的序列发生器与检测器设计的EDA实验报告 产生序列0111010011011010，检测序列11010

本人课程设计时候编写的代码，通俗易懂，有各种波形生成的文件，滤波效果良好，最终可以在实验箱上通过D/A模块在示波器上显示出来，亲手撰写，很不错得资源。

基于VHDL语言的2PSK信号发生器，可实现生成2FSK及2PSK正弦波信号

基于vhdl的串口通信接收模块，即异步收发机，可实现单片机核fpga的收发串口通信，遵从rs232协议，已经调试过，很不错的资源

本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状态，按动SW0，CPLD向PC发送“welcome"字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向CPLD发送0-F的十六进制数据，CPLD接受后显示在7段数码管上。

本文档包含了十字路口交通等的设计原理及利用VHDL语言进行可编程逻辑芯片的下载仿真工作。